Устройство для моделирования тиристора

(51)5 С 06 С 7 т л омуяже- Ж ов атель логолирования т анин м образом ерВходной сигмоделируемомумоделируемогочерез резистор е унк тва з ы тиоступ иристора 2 на вхо перационффер е н цин ого ус ующегоНали ряжени оответ а упр 1 и5. ите локае пол ональ- ровани функци модели на жительного сигн ра ллекторе транзи на тиристора.Устройство сод усилитель 1, масш источник 3 управл транзистор 4, ди компаратор б, ист твует стствию сиг нный р 2,ержит операцио табный резисто яющего напряже фференциальныйочник 7 опорно для устроиствана коллекторе т ле нзис прав левои сигна ра 4 оэнача ния т подачу сигнала лок ения на не наГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР(56) Стульников В.И., Колчев Е.Ви др, Моделирование мостовых венных схем, - Известия вузов СССР.Энергетика, 1974, Р 8.Авторское свидетельство СССРК 570072, кл. С 06 С 7/48, 1977,54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯИРИСТОРА57) Изобретение относится к вычисли Изобретение относится к ан ь .й вычислительной технике и м. ть использовано при моделиро электротехнических устройств,жащих тиристоры. Цель изобретения - расширен циональных возможностей устрой счет моделирования режима рабо ристора при критической скорос растания напряжения Йп/дг На чертеже изображена ная схема устройства длятельнои технике и может быть использовано при исследовании вентильныхсистем, а также схем, содержащих тиристоры. Целью изобретения являетсярасширение функциональных возможностейза счет моделирования режима работытиристора при критической скоростинарастания напряжения. Устройство содержит источник управляющего напряжения, операционный усилитель, масштабный резистор, транзистор, работающийв инверсном режиме, дифференцирующийблок, компаратор и источник опорногонапряжения. На источнике опорногонапряжения заранее выставляется пороговое значение равное критическуровню скорости нарастания напрния на тиристоре. 1 ил. пряжения, формировэлемент ИЛИ 9.Устройство для модеристора работает следую ал, соответствующииапряжению анод-катодПри подаче на коллектор положительного напряжения транзистор 4 находится в открытом состоянии независимо от полярности входного сигналаи шунтирует операционный усилитель 1.Этим моделируется непроводящее состояние модели тиристора,При снятии положительного напряжения с коллектора и отрицательном вход-оном напряжении транзистор 4 закрывается, на выходе операционного усилителя 1 появляется положительное напряжение, пропорциональное моделируемому току тиристора, которое удерживает транзистор 4 в закрытом состоянии независимо от напряжения на коллекторе. На эмиттере транзистора 4всегда нулевое напряжение, так какон подсоединен к суммирующей точкеоперационного усилителя 1. Транзистор 4 откроется только прн нулевомнапряжении на выходе операционногоусилителя 1 и положительном напряжении на его коллекторе. Этим моделируется закрытое состояние модели транзистора. Причем характер напряженияи тока модели тиристора зависит отмодели исследуемого устройства.Дифференцированный входной сигналс дифференцирующего блока 5 поступает на первый вход компаратора 6, гдесравнивается с сигналом источника 7опорного напряжения, поступающим навторой вход компаратора. Причем опорное напряжение выставляется равнымкритическому значению дц/Й для исследуемого типа тиристора. При равенстваэтих напряжений компаратор 6 выдаетсигнал на формирователь 8 импульсов,который формирует амплитуду и длительность импульса, подаваемого на элементИЛИ 9. Причем длительность импульсов,+ормируемых блоком 8,не зависи отвечичины скорости нарастания йцйсвходного напряжения и соответствуетдлительности управляющих импульсовисточника 3 управляющего напряжения. С инвертирующего выхода элемента ИЛИ 9 этот сигнал. проходит на коллектор транзистора 4 и выключает его, моделируя процесс включения тиристора при достижении критической скорости нарастания дц/ЙТ, Применение элемента ИЛИ 9 с инверсным выходом позволяет использовать источник управляющего напряжения с нулевым выходным напряжением (неинверсным), где низкий потенциап соответствует отсутствию управляющего сигнала, а высокий - подаче управляющего импульса.Формула из обретенияУстройство для моделирования тиристора, содержащее источник управляющего напряжения, масштабный резистор, транзистор и операционныйусилитель, вход которого соединен сэмиттером транзистора и через масштабный резистор - с катодным выводом устройства, база транзистора подключена к выходу операционного усилителя и к анодному выводу устройства, о т л и ч а ю щ е е с я тем чтоЭ 1с целью расширения функциональныхвозможностей за счет моделированиярежима работы тиристора при критической скорости нарастания напряжения,оно содержит компаратор, источникопорного напряжения, формировательимпульсов, элемент ИЛИ и дифференцирующий блок, вход которого подключенк катодному выводу устройства, а выход - к первому входу компаратора,второй вход которого соединен "с выходом источника опорного напряжения,выход компаратора соединен с входомформирователя импульсов, выход кото-ого соединен с. первым входом элемен-.а ИЛИ, второй вход которого соединен с источником управляющего напряжения, инверсный выход элементаИЛИ соединен с коллектором транзистора,15 б б 380 Составитель Н.Королеведактор Н.Бобкова Техред И,дидык Корр М,Максимининец роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10 ЗаказВНИИПИ 23 Тираж 558 Подписноеосударственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., д, 4/5