Среднеквадратический преобразователь

Номер патента: 1557531

Автор: Дубовис

ZIP архив

Текст

(ц)5 С О 1 К 19/02 ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИПРИ ГННТ СССР 302068/246,884.90.Дубови317,7( к К относхинке ретеньной я к электроожет быть исо;в в омати нного льтметрах еских сис менного х контро- контвысоких апряжени ьном обо мери ванин для(61) 127 (21) 445 (22) 29(46) 15(72) В,М (53) 621 (56) .Авт У 127530 (54) СРЕ ВАТЕЛЬ (57) Изо измерите пользова тока, ав ля перем рольно-и 88.8)видетельство СССР01 К 19/02 р 1985 еАТИЧЕСКИЙ ПРЕОБРАЗОизмерения параметров изделий электронной техники, Цель изобретения - повьппение точности преобразования, расширение динамического и частотного диапазонов преобразования, Преобразователь содержит логарифмический усилитель на операционном усилителе 1 итранзисторах 3"6 и антилогарифмический усилитель на операционном усилителе 13, инвертирующем усилителе 7и транзисторах 11,12,14. Введение резисторов 17-20, повторителя 21 и сумматора 22 обеспечивает повьппение точности преобразования в области малых игналов, а также в областастот, 1 ил,Изобретение относится к электроизмерительной технике и может быть использовано в вольтметрах переменноготока, автоматических системах контроля переменного напряжения, в контрольно-измерительном оборудовании для измерения параметров изделий электронной техники.Цель изобретения - повышение точности, расширение динамического диапазона преобразования в области малыхсигналов и расширение частотного диапазона преобразования в области высоких частот, 15На чертеже представлена схема устройства,Устройство содержит первый операционный усилитель 1, инвертирующийвход которого подключен к входу устройства через первый масштабный резис.тор 2. База и коллектор первого логарифмирующего транзистора 3 соединеныс эмиттером второго логарифмическоготранзистора 4, база и коллектор третьего логарифмирующего транзистора 5соединены с эмиттером транзистора 3,база и коллектор транзистора 4 соединены с эмиттером четвертого логарифмического.транзистора 6, база и коллектор которого подключены к эмиттеру транзистора 5, выходу усилителяи входу инвертирующего усилителя 7,выполненного на операционном усилителе 8 и резисторах 9 и 10, Эмиттерпервого антилогарифмируюшего транзистора 11 подключен к выходу усилителя 1, а база с коллектором - к коллектору и базе дополнительного антилогарифмического транзистора 12, эмит-тер которого соединен с выходом инвертирующего усилителя 7, Неинвертирующий вход второго операционногоусилителя 13 подключен к общей шине,инвертирующий вход - к коллектору и 45базе второго антилогарифмирующеготранзистора 14 и через второй масштабный резистор 15 - к выходу этогоусилителя, выходу устройства и однойиз обкладок интегрирующего конденсатора 16, другая обкладка которого соединена с объединенными выводами транзисторов 11 и 12Первый дополнительный резистор 17 первым выводом подключен к инвертирующему входу усилителя 1, а вторым - к объединенным вы55водам транзисторов 3 и 4. Г 1 ервый вывод второго дополнительного резистора 18 соединен с иеиввертирующим входом усилителя 1 и первым выводомтретьего дополнительного резистора 19и общей шиной, Четвертый дополнительный резистор 20 одним выводом подключен к объединенным выводам транзисторов 11 и 1 2, а другим - к змиттерутранзистора 14, 18 ход,неинвертирующегоповторителя 21 соединен с вторым выводом резистора 17, а выход - свторым входом инвертирующего сумматора 22, первый вход которого подключенк входу устройства, а выход - к второму выводу резистора 1 9. Сумматор 22выполнен на операционном усилителе 23и резисторах 24, 25 и 26, резисторы 24 и 25 подключены между первым ивторым входами сумматора 22,Устройство работает следующим образом,Входное переменное напряжение через резисторы 2 и 24 поступает соответственно на входы операционных усилителей 1 и 23, первый из которых образует с транзисторами 3-6 логарифмический усилитель, Положительная полуволна входного напряжения логарифмируется с помощью транзисторов 4 и б, аотрицательная полуволна - с помощьютранзисторов 3 и 5, На выходе операционного усилителя 1 появляется переменное напряжение, пропорциональноелогарифму входного напряжения, Отрицательная полуволна этого напряженияпоступает на антилогарифмический усилитель через транзистор 11, а положительная полуволна с выхода операционного усилителя 1 через инвертирующийусилитель 7 - на антилогарифмическийусилитель через транзистор 12, На выходе сумматора на транзисторах 11и 12 протекает ток, равный суммесредних токов, проходящих через этитранзисторы, который через резистор 20и транзистор 14 поступает на входоперационного усилителя 13, На выходе усилителя 13,формируется напряже- .ние пропорциональное среднеквадратическдму значению входного напряжения, В цепи отрицательной обратнойсвязи усилителя 1 включен резистор 7,являющийся датчиком величины входного тока ООС, падение напряжения накотором передается повторителем 2на инвертирующий сумматор 22, гдесуммируется с входным напряжениемустройства, Усиленное напряжениеошибки через делитель напряжения,выполненный на резисторах 18 и 9, по3 формула изобретения Составитель С,РыбинТехредЛ, Сердюкова Корректор М, Шароши Редактор Л,Веселовская Заказ 76 Тирах 552 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 55 г 75 ступает на неинвертирующий вход операционного усилителя , что приводит к снижению погрешности преобразования логарифмического усилителя, Так5 как выходное напряжение операционного усилителяформируется с учетом падения напряжения на резисторе 17, то для компенсации этого включенрезистор 20, 10 Среднеквадратический преобразователь,по авт,св, У 1275302, о т л ичающийся тем, что, с целью повышения точности, расширения динамического и частотного диапазонов преобразования, в него введены инвертирующий сумматор, неинвертирующий 20 повторитель и четыре дополнительных резистора, первый дополнительный резистор подключен в разрыв связи инвертирующего входа первого операционного усилителяи одногоиз выводовперво го масштабногорезистора содной стороны и коллектора, базы первого логарифмирующего транзистора и эмиттера второго логарифмируюшего транзистора, с другой стороны, второй дополнительный резистор подключен в разрыв связи неинвертирующего входа первого операционного усилителя с общей шиной, вход неинвертирующего повтори%теля соединен с базой первого, логарифмирующего транзистора, а выход - с вторым входом инвертирующего сумматора, первый вход которого подключен к входу устройства, а выход - к неинвертирующему входу первого операционного усилителя через третий дополнительный резистор, четвертый дополнительный резистор подключен н разрыв связи объединенных коллекторов и баз первого и дополнительного антилогарифмирующих транзисторов и второго вывода интегрирующего кон,денсатора, с одной стороны и эмиттера второго антилогарифмирующего транзистора с другой,

Смотреть

Заявка

4453068, 29.06.1988

ПРЕДПРИЯТИЕ ПЯ А-3390

ДУБОВИС ВЛАДИМИР МОИСЕЕВИЧ

МПК / Метки

МПК: G01R 19/02

Метки: среднеквадратический

Опубликовано: 15.04.1990

Код ссылки

<a href="https://patents.su/3-1557531-srednekvadraticheskijj-preobrazovatel.html" target="_blank" rel="follow" title="База патентов СССР">Среднеквадратический преобразователь</a>

Похожие патенты