Цифровой формирователь сигналов с манипуляцией минимальным сдвигом

(191 (11) А 1. 27/20 4 ИЕ ИЗОБРЕТЕНИ СС 98 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ ССОР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к диск ной передаче информации и мозет н ти применение в системах передачи ОЙ ФОРМИРОВАТЕЛЬ СИГНАУЛЯЦИЕЙ МИНИМАЛЬНЫМ СДВИ 2сигналов с фазовой манипуляцией, Цель изобретения - повыщение быстродействия. формирователь содераит два источника 1 и 2 сообщений, сумматор 5 по модулю два, инвертор 7, коммутаторы 9 и 13, г-р 11 частот, полосовой фильтр 19. Поставленная цель достигается введением арифметико-логического блока 3, двух сумматоров 4 и 10, двух регистров 6 и 14, перемнокителя 8, блока 12 сравнения, элемента 15 задержки, вычитающего блока 16, блока 17 постоян" ной памяти, ЦАП 18. 2 ил.3 14942Изобретение относится к дискретной передаче информации и может найти применение в системах передачисигналов с фазовой манипуляцией.Цель изобретения - повышение быстродействия.На фиг, 1 изображена структурноэлектрическая схема формирователя,на фиг. 2 - эпюры напряжений, поясняющие работу устройства,Формирователь содержит первый1 и второй 2 источники сообщений,арифметико-логический блок 3, пер-.вый сумматор ч, сумматор 5 по модулю два, первый регистр 6, инвертор 7,перемножитель 8, первый коммутатор9, второй сумматор 10, генератор 11частот, блок 12 сравнения, второйкоммутатор 13, второй регистр 14, 20элемент 15 задержки, вычитающий блок16, блок 17 постоянной памяти, цифроаналоговый преобразователь 18 и полосовой фильтр 19,Формирователь работает следующим 25образом.Формирователь вычисляет в цифровом виде в дискретные моменты времени выборки сигнала Б(С) с манипуляцией минимальным сдвигом по формуле 30с.сБ(е)=51 п(ът г + А+1 )о 2 Т о )где Ь 3, - частота несущего колебания;время; 35А( г.) - двоичная последовательност ь, определяющая сме нучастот в сигнале с манипуляцией минимальным сдвигом;Т - длительность элементарного 40символа в последовательоности А(С),набег фазы, определяющийнепрерывность сигнала,Далее эти выборки с помощью цифроаналогового преобразователя 18 и полосового фильтра 19 преобразуютсяв континуальный сигнал с манипуляцией минимальным сдвигом.Источники 1 и 2 сообщений форми 50руют последовательности В (с) и С1Л(С + Т), причем Т = - С, гдездлительность элементарного символа55 в последовательностях В(Т) и С(г+Т).Сумматор 5 по модулю два, инвертор 7 и второй коммутатор 13 служат для формирования последовательности 42 А(Т ) из В(С) и С(й.+Т) по следующему правилу:В(г)ф 3 С(+Т), где2 пТс .(2 п+1 )ТА(г.)В(с) + С(+Т), где(2 п+1)Т - с. (2 пТ.Знак Д+ означает суммирование помодулю два,Генератор 11 частот на первоми втором выходах формирует соответственно прямые и инверсные тактовыеимпульсы в виде меандра, которыетактируют источники 1 и 2 сообщений.Тактирование источников 1 и 2 сообщений соответствует сдвигу информалционных потоков на Т =. Сигна 2лы с выходов источников 1 и 2 сообощений поступают на входы сумматора5 по модулю два, на выходе которогополучаем: В(г.) Я С (С+Т), на выходеинвертора 7: В(с) О+ С (г.+Т)Таким образом, эти последовательности присутствуют на первом и втором входах второго коммутатора 13,который управляется тактовыми импульсами с первого выхода генератора11 частот, что обеспечивает на выходе второго коммутатора 13 формирование последовательности А(с).На фиг, 2 обозначено:а - сигнал на первом выходе генератора 11 частотб - сигнал на втором выходе генератора 11 час.тот;в - сигнал на выходе первого источника 1 сообщений;г - сигнал на выходе второго ис-точника 2 сообщений;д - сигнал на выходе сумматора 5по модулю два,е - сигнал ма выходе инвертора 7,ж - сигнал на выходе.Арифметико-логический блок 3 вычисляет выражение:Ыо+ Атак как последовательность А принимает значения, равные +,1, то арифметико-логический блок 3 должен вычислять выражениел12 ТсПри этом на один вход арифметикологического блока 3 поступает цифровой код частоты И на другой вход149цифровой код частотына управ 2 Тляющий вход - с выхода второго коммутатора 13 последовательность А(с).В зависимости от последовательностиА(С) арифметико-логический блок 3работает либо в режиме сложения, либо в режиме вычитания,Дискретные моменты времени, в которые вычисляются вьборки сигналаБ(С), задаются с помощью второгосумматора 10 и второго регистра 14следукзцим образом.На вход второго сумматора 10 с выхода второго регистра 14 поступаетцифровой код предыдущего значениявремени С На другой вход второгосумматора 10 поступает цифровой кодприращения времени Ь, причем1где Р - частота дискретизацииЭсиг нала Б ( С ), вьбираемая по теоремеКотельникова.На выходе второго сумматора 1 Оимеется цифровой код текущего значения времени С;, который записываетсяво второй регистр 14 по заднему фронту тактовых импульсов с частотой дискретизации, поступающих с третьеговыхода генератора 11 частот,На первый вход перемножителя 8поступает с выхода арифметико-логического блока 3 цифровой код выражения:ь Сдо+ А ()2 Т На второй вход перемножителя 8 поступает с выхода второго регистра 14 цифровой код значения времени, На вы.ходе перемножителя 8 имеется цифровой код выражения(Я + А(С) ) со 2 ТЦифровой код с выхода перемножителя 8 поступает на первый вход первого сумматора 4, на второй вход которого поступает с выхода первого . регистра 6 цифровой код начальной Фазы ЧНа выходе первого сумматора 4 получаем цифровой код выражения:Г.+ А фС выхода первого сумматора 4 цифровой код поступает на первый вход вычитакяцего, блока 16 и на первый вход блока 12 сравнения, где он 4 Ч 2)есравнивается с цифровое. .оп ла2 иФ , поступающим на Ьторой входблока 12 сравнения. Нд второй нходвычитающего блока 16 с выходом пер)ного коммутатора 9 п,.тупа т либонуль, либо число 2 л . В том случае,еслиЯ;у+А(С)-+у с 2 пГ 10 О 2 Т 0 )на выходе блока 12 сравнения б 1 детлог, "О", и на выходе первого коммутатора 9 также "0", т,е, на выходе вычитающего блока 16 будет цифровой код выражения;И й + А(с) + сРб2 ТЕслиЫ С + А+(2 пО 2 Т1то на выходе блока 12 сравнения будет лог. "1". На выходе первого коммутатора 9 - число 2 п 7, а на выходе вычитающего блока 16 при условииБЫ(хп)= эпх - цифровой код 25ц с+ А(г.)+ с - 2 п.о 2 Т ОЗадержанная с помощью элемента 15задержки на время, необходимое длясрабатывания первого коммутатора 9и вычитающего блока 16, лог, "1" свыхода блока 12 сравнения своим фрон.том записывает в первый регистр 6выражениеу с + А(с)+ц -2 пв35о 2 Т О Ркоторое далее представляет собой значение начальной фазы и обнуляет второй регистр 14, Далее работа осуществляется аналогично изложенному.40 С выхода вычитающего блока 16 цифровой код поступает на адресные входы блока 17 постоянной памяти, в котором записана таблица синусов, и на его выходе присутствует двоичное чи сло, равноел 1БЫд,с, + А -- + ЧомуС помощью цифроаналогового преобразователя 18 информация с выхода блока 17 постоянной памяти преобразуется в сигнал с амплитудно-импульсной модуляцией. Амплитуда импульсов в этом сигнале соответствует числу 55 Ядп(Я,й, + А(й) --- +), период импульсов равен Т, длительность импульса задается сигналом с выхода генератора 11 частот и опре1494242 б Ю г д Фие. 3 Составитель О. АндрушкоТехред Л.Олийнык Корректор И. Муска Редактор М. Петрова Заказ 4132/57 Тираж 626 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР1 13035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат Патент , г.ужгород, ул. Гагари а,11Г н 101 деляется иэ необходимой точностивосстановления сигнала,С помощью полосового фильтра 19иэ сигнала с амплитудно-импульсноймодуляцией выделяется первая гармоника и на его выходе присутствуетаналоговый сигнал Б(Г).Формула изобретенияцифровой формирователь сигналов сманипуляцией минимальным сдвигом,содержащий два источника сообщений,первый коммутатор, полосовой фильтр,генератор частот и последовательносоединенные сумматор по модулю два,инвертор и второй коммутатор, причем выходы источников сообщений подключены к входам сумматора по модулю два, выход которого подключен квторому входу второго коммутатора,первый выход генератора частот подключен к третьему входу второго коммутатора и входу первого источникасообщений, а второй выход генераторачастот подключен к входу второго источника сообщений, о т л и ч а ющ и й с я тем, что, с целью повьппения быстродействия, в него введеныпервый регистр, последовательно соединенные арифметико-логический блок,перемножитель, первый сумматор, вычитающий блок, блок постоянной памяти и цифроаналоговый преобраэователь, последовательно соединенные второй сумматор и второй регистр, последовательно соединенные блок сравнения и элемент задержки, выход которого подключен к тактовому входу первого регистра и установочному вхо ду второго регистра, выход которогоподключен к второму входу перемножителя и входу второго сумматора, выход вычитающего блока подключен к информационному входу первого регист ра, выход которого подключен к второму входу первого сумматора, выход которого подключен к первому входу блока сравнения, второй вход и выход которого соединен соответственно 20 с информационным и управляющим входами первого коммутатора, выход которого подключен к второму входу вычитающего блока, выход второго коммутатора подключен к управляющему вхо ду арифметико-логического блока, выход цифроаналогового преобразователя подключен к входу полосового фильтра, а третий выход генератора частот подключен к тактовым входам второго ре гистра и цифроаналогового преобразователяя