Устройство цифроаналогового преобразования

Млада разряй арф а ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЭОБРЕТЕНИЯМ И ОТНРЫТИЯГНИ ГННТ СССР ОПИСАНИЕ ИЗм двтоесноМм СВИДЕТЬ(Я) Изобретение относится к автоматике и вычислительной технике и предназначено для построения преобразователей цифровой информации в аналоговую. Цель изобретения - повышение точности. Устройство цифроаналоговогопреобразования содержит цифровой сумматор 1, первый 2 и второй 3 коммутаторы, первый 4 и второй 5 цифроаналоговые преобразователи и аналоговыйсумматор. 6. Положительный эффект достигнут за счет введения цифровогосумматора и выполнения первого коммутатора на три положения, что позволи.ло исключить нелинейность характеристики преобразования в середине шкалы,1 ил.и40 Изобретение относится к автомати-, ке и вычислительной технике и предназначено для построения преобразователей цифровой информации в аналоговую,Цель изобретения - повышение точности.На чертеже представлена функциональная схема устройства цифроаналогоО ,вого преобразования.Устройство цифроаналогового преоЬазования содержит цифровой сумматор ,1, первый 2 и второй 3 коммутаторы, первый 4 и второй 5 цифроаналоговые 15 реобразователи (ЦАП) и аналоговый умматор б.Устройство работает следующим об" азом.На входную шину преобразуемго 20ода поступает и+1-разрядный код.тарший и+1-й разряд используется в качестве .управляющего сигнала. При нулевом значении старшего разряда Преобразуемого кода первый коммута" 25 1 ор 2 соединяет входы первого и-разрядного ЦАП 4 с входной шиной нулевого кода, а второй коммутатор 3 подКлючает к входам второго и-разрядно- ")о ЦАП 5 и младших разрядов преобразуемого кода. В результате на первый вход аналогового сумматора 6 с выода ЦАП 4 поступает сигнал нулевого уровня, а на второй вход " сигнал с выхода ЦАП 5, пропорциональный зна- З 5 чению младших.разрядов преобразуемо" го кода.В момент смены знацения преобразуемого кода с 0111 на 1000 на управляющем входе второго коммутатора 3 изменяется уровень сигнала с "О" на , в результате чего к входам второго ЦАП 5 подключается единичный код, дуЬлируя предыдущее значение младшихразрядов преобра зуемого кода, .цто исклюцает возникновение ма .выходе ЦАП 5 выброса сигнала. Одновременно на первом уп" равляющем входе первого коммутатора 2 сигнал становится равным "1" (на втором управляющем входе коммутатора 2 сигнал равен "О") и коммутатор 2 подключает входы ЦАП 4 к выходам цифрового сумматора 1. На первые входы цифрового сумматора 1 поступают а. младших разрядов преобразуемого кода, а на младший разряд вторых входов сумматора 1 подается старший .разряд преобразуемого кода. Остальные разряды вторых входов сумматора 1 подключены к шине нулевого потенциала. При этом на выходе цифрового сумматора 1 (и на входак первого ЦАП 4) формируется код 0001, в результате сигнал на выходе аналогового сумматора 6 увеличивается на величину, пропорциональную единице младшего разряда, а суммарный сигнал на выходе устройства становится пропорциональным весу старшего разряда преобразуемого кода .При дальнейшем увеличении преобразуемого кода на выходе ЦАП 5 сиг . нал не изменяется, а на выходе ЦАП 4 сигнал растет пропорционально значению младших разрядов преоЬразуемО- го кода. При достижении преобразуемым кодом значения 11110 на выходе цифрового сумматора 1 и входах ЦАП 4 Формируется код 1111, при этом на выходе ЦАП 4 имеет место максимальное значение сигнала, а суммарный сигнал на выходе устройства равен сумме максимальных значений выходных сигналов ЦАП 4 и 5, При значении входного кода 11111 на выходе переполнения цифрового сумматора 1 Формируется уровень " 1", в результате цего входы ЦАП 4 через коммутатор 2 под" ключаются к шине единичного кода и значение сигнала на выходе ЦАП 4 не изменяется.1Таким образом, устройство цифроаналогового преобразования преоЬра зует и+1-разрядный код в аналоговый сигнал с максимальным значением, пропорциональным значению кода 2 -2, при этом исключается нелинейность характеристики преобразования в середине шкалы преобразования, присущая устройству-прототипу, и не возникает выбросв выходного сигнала при главном кодовом переходе преобразуемого сигнала.Первый коммутатор 2 может быть реализован, например, на и-разрядном регистре. При подаче на инверсный вход обнуления (вход К) регистра уровня "0" на его выходах формируется нулевой код, а при уровне "1" на входе установки (вход Б) на выходах регистра формируется единичный код. Цифровой код с информационных входов регистра транслируется на его выходы при поступлении на тактовый вход импульсного сигнала, при этом на входах К и Б должны присутствовать1сигналы "1" и "0" соответственно.Аналогично может Ьыть реализован ивторой коммутатор 3, в данном случаене используется вход К. формула изобретения С оста ви тель Н. К а пита новРедактор А.Лежнина Техред Л.Сердюкова Корректор В.Гирняк Тираж бб 6 Заказ 85 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 133035) Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,101 Устройство цифроаналогового преобразования, содержащее первый и второй коммутаторы, первый .и второй цифроаналоговые преобразователи и аналоговый сумматор, выход которого является выходной шиной, а первый и второй входы подключены к выходам сост" ветственно первого и второго цифроаналоговых преоЬразователей, входы . последнего из которых соединены с соответствующими выходами второго коммутатора, первые информационные входы которого являются входной шиной младших. разрядов преобразуемого ко" да, а вторые информационные входы- входной шиной единичного кода, выходы первого коммутатора соединены с соответствующими входами первого цифроаналогового преобразователя,70676первые информационные входы являются входной шиной нулевого кода, а первый управляющий вход оЬъединен с управляющим входом второго коммутато-.ра, о т и ч а ю щ е е с я тем, что,с целью повышения точности, в неговведен цифровой сумматор, первыевходы которого объединены с соответствующими первыми информационнымивходами второго коммутатора; вторыевходы, кроме входа младшего разряда, соединены с шиной нулевого потенциала, а вход младшего разряда вторых входов объединен с управляющимвходом второго коммутатора и является старшим разрядом входной шиныпреобразуемого кода, информационныевыходы цифрового сумматора соедине ны с соответствующими вторыми информационными входами первого коммутатора, а выход переполнения соединенс вторым управляющим входом первогокоммутатора, третьи информационные 25 входы которого подключены к соответствующим входам входной шины единичногокода.