Устройство для контроля синхронизма воспроизведенных сигналов

Изобретение относится к накопле-нию информации, а именно к устройствам для контроля синхронизма воспро"изведенных сигналов,Цель изобретения - уменьшение погрешности контроля синхронизма воспроизведенных сигналов.На чертеже изображен один из возможных вариантов предлагаемого устройства для контроля синхронизма воспроизведенных сигналов,Устройство содержит первый сумматор 1 по модулю два, первый вход которого соединен с входной шиной 2псевдослучайного сигнала, детектор 3отсутствия ошибок, регистр 4 сдвигаи второй сумматор 5 по модулю два.Тактовый вход регистра 4 сдвига итактовый вход детектора 3 отсутствия,ошибок подключены к шине 6 тактовыхимпульсов, входы второго сумматора 5соединены с выходами регистра 4 сдвига, выход второго сумматора 5 соединен с вторым входом первого сумматора 1.Устройство содержит также детектор 7 псевдослучайной последовательности, триггер 8 и коммутатор 9, первый сигнальный вход которого соединенс входной шиной 2 псевдослучайногосигнала, а второй сигнальный вход -с выходом второго сумматора 5, Выходкоммутатора 9 соединен с информационным входом регистра 4 сдвига, а управляющий вход - с выходом триггера 8подключенного к выход:й шине 10,Один вход триггера 8 соединен с выходом детектора 3 отсутствия ошибок, а1другой вход - с выходом детектора 7псевдослучайной последовательности,Входы последнего подключены к выходупервого сумматора 1 и к шине 6 тактовых импульсов.Устройство содержит, кроме того,элемент ИЛИ 11, через который выходпервого сумматора 1 подключен к детектору 3 отсутствия ошибок, и элемент ИЛИ-НЕ 12, подсоединенный входами к выходам регистра. 4 сдвига,при этом последний выполнен с дополнительными выходами, подключеннымик другим входам элемента ИЛИ-НЕ 12,соединенного выходом с входом элемента ИЛИ 11. Устройство для контроля синхронизма воспроизведенных сигналов работает следующим образом. На входную шину 2 псевдослучайного сигнала и на шину б тактовых импульсов с выходов контролируемого канала цифровой магнитной записи-воспроизведения подаются соответственновоспроизводимый цифровой сигнал исопровождающий его тактовый синхросигнал воспроизведения. При этомвоспроизводимый цифровой сигнал представляет собой тестовый сигнал, иментщий вид псевдослучайной последовательности символов.В первоначальный момент работы вслучае отсутствия синхронизма междувоспроизводимой псевдослучайной последовательностью символов и контрольной псевдослучайной последовательностью символов, формируемой регистром 4 сдвига и вторым сумматором 5,первый сумматор 1 вырабатывает сигнал ошибок. Этот сигнал представляетсобой по структуре псевдослучайнуюпоследовательность, период и законкодообразования которой соответствуют воспроизводимой псевдослучайной,последовательности символов. Сигналошибок первого сумматора 1 воздействует на детектор 7 псевдослучайнойпоследовательности, который переключает триггер 8. При этом последнийпереключает коммутатор 9, которыйначинает пропускать воспроизводимуюпсевдослучайную последовательностьсимволов на информационный вход регистра 4 сдвига. После полного запол.нения регистра 4 сдвига безошибочнойвоспроизводимой псевдослучайной последовательностью символов первый сум.матор 1 перестает формировать сигналошибок, что фиксируется детектором 3отсутствия ошибок. При этом последний формирует сигнал, возвращающий висходное состояние триггер 8, который переключает коммутатор 9. В ре зультате этого регистр 4 сдвига ивторой сумматор 5 начинают Формировать контрольную псевдослучайную последовательность символов, синхронную 50с воспроизводимой псевдослучайнойпоследовательностью символов. Приэтом первый сумматор 1 не формируетсигнал ошибок или формирует толькоодиночные символьные ошибки, Йа ко"торые не реагирует детектор 7 псевдослучайной последовательности.После сбоя тактового синхросигналавоспроизведения, выражающегося вуменьшении или увеличении числа такФормула изобретения В случае временного пропадания воспроизводимой псевдослучайной последовательности символов с входной шины 2 псевдослучайного сигнала на информационный вход регистра 4 сдвига поступает уровень "О". При этом регистр 4 сдвига обеспечивает форииСоставитель Ю,Розенкранц Техред М,Ходанич Корректор В.Кабаций,Редактор 11, Петрова Заказ 112 Тираж 468 ПодписноеВНИИПИ Государственного коиитета пь изобретениям и открытиям при ГКНТ СССР113035, Москва, %-35, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент"г.Ужгород, ул. Гагарина, 101 5 15 товых интервалов за определенный промежуток времени, нарушается синхронизм между воспроизводимой и контрольной псевдослучайными последовательностями символов. Так, например, при возникновении лишнего тактового импульса происходит дополнительный сдвиг информации в регистре 4 сдвига, в результате чего последующая контрольная псевдослучайная последовательность символов формируется со сдвигом на один такт относительно воспроизводимой псевдослучайной последовательности символов. При этом первый сумматор 1 формирует сигнал ошибок, на который реагирует детектор 7 псевдослучайной последовательности, переключающий триггер 8, Выходной сигнал триггера 8 поступает на выходную шину 10 и переключает коммутатор 9, через который начинает. ся повторный ввод в синхронизм.регистра 4 сдвига. 36437 6рование на выходе элемента ИЛИ-ИЕ 12уровня "1", который поступает черезэлемент ИЛИ 11 на детектор 3 отсутствия ошибок, предотвращая его срабатывание. Последнее обеспечивает срабатывание детектора 3 отсутствия ошибок только при поступлении на входнуюшину 2 псевдослучайного сигнала безошибочной воспроизводимой псевдослучайной последовательности символов.Предлагаемое изобретение позволяетв значительной степени уменьшить пог"решность контроля синхронизма воспроизведенных сигналов,Устройство для контроля синхрониз,ма воспроизведенных сигналов поавт.св. Р 1256092, о т л и ч а ю - щ е е с я тем, что, с целью уменьшения погрешности контроля синхронизиа, в него введены элемент ИЛИ, через ко торый выход первого сумматора подключен к детектору отсутствия ошибок, и элемент ИЛИ-НЕ, подсоединенный входами к выходам регистра сдвига, причем регистр сдвига выполнен с допол нительными выходами, подключенными кдругим входам элеиента ИЛИ-НЕ, соеди-, ненного выходом с входом элемента ИЛИ,