Устройство для цикловой синхронизации с исправлением одиночных ошибок в рекуррентной последовательности

.п 11 454765 Союз Советских Социалистических Республик(32) ПриоритетОпубликовано 25.12.74, Бюллетень М 4 Государственный комитет Совета Министров СССР па делам изобретений 53) УДК 621.391.Дата опубликования исания 15,04.75 и открытии(54) УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ С ИСПРАВЛЕНИЕМ ОДИНОЧНЫХ ОШИБОК В РЕКУРРЕНТНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ Изобретение относится к технике передачи дискретной информации и может быть применено при проектировании и построении аппаратуры передачи данных.Известны устройства для цикловой синхронизации, позволяющие определить фазу рекуррентной последовательности длины У по зачетному отрезку длины /.Однако в известных устройствах не предусмотрено исправление трансформированного символа в зачетном отрезке, что значительно снижает вероятность правильного определения на приеме закона формирования рекуррентной последовательности за время ее цикла, т. е. помехоустойчивости устройств.Целью изобретения является повышение помехоустойчивости устройства для цикловой синхронизации,Для этого между выходом сумматора по модулю два и входом счетчика включен дополнительный сумматор по модулю два, к второму входу которого подключен второй ключ, второй выход которого соединен с входом регистра сдвига с управляемой обратной связью, дополнительный выход которого соединен с входом второго ключа, а выход счетчика длины зачетного отрезка дополнительно подключен к второму входу второго ключа и пусковому входу дешифратора конца рекурренты. На чертеже приведена структурная схемаустройства.Устройство для циклической синхронизациис исправлением одиночных ошибок в рекуррентной последовательности содержит передающий генератор 1 рекуррентной последовательности на и-разрядном регистре сдвига с обратными связями, канал связи 2, через который генерируемая на выходе генератора 1 10 последовательность поступает на вход и-разрядного регистра сдвига 3 с разомкнутой обратной связью, регистр 4, на вход которого поступает последовательность ошибок с выхода регистра 3, причем регистр 4 содержит 15 дешифратор 4-1 комбинации ошибки в рекуррентной последовательности, который после дешифрации ошибки формирует управляющий сигнал на один вход сумматора по модулю два 5, на второй вход которого поступает рекуррентная последовательность с выхода регистра 3 с трансформированным символом.Восстановленная рекуррентная последовательность с выхода сумматора 5 поступает на 25 вход регистра с управляемой обратной связью6 через ключ 7 и заполняет регистр, а также на вход сумматора 8, на второй вход которого поступает последовательность. Выход сумматора 8 соединен с входом счетчика длины ЗО зачетного отрезка 9 и при заполнении его нулями он формирует управляющий сигнал на ключи 7 и 10, а также на управляющий вход двшифратора,конца рекурренты 11.Устройство работает следующим образом.В отсутствии помех в канале связи 2 генерируемая последовательность является нулевой для регистра 3, а при возникновении помехи в канале 2, вызывающей трансформацию символа в рекуррентной последовательности, регистр 3 реагирует на нее вполне определенным образом, а именно, на одном из его выходов появляется последовательность ошибок, расстояние между единицами которой определяется обратными связями в регистре сдвига 3.Управляющий сигнал с выхода счетчика 9 переводит регистр 6 в автономный режим генерации рекуррентной последовательности, а дешифратор 11 в режим поиска комбинации, соответствующей окончанию цикла рекуррентной последовательности и при обнаружении ее дешифратор 11 формирует сигнал цикловой синхронизации для системы передачи дискретной информации,В результате обеспечивается автоматическое исправление одиночной ошибки в входной рекуррентной последовательности и увеличение вероятности правильного приема синхронизирующей последовательности за счет того, что к общему числу безыскаженных 1-элементных отрезков добавляются отрезки с одиночной исправляемой ошибкой. Благодаря этому повышается помехоустойчивость устройства.Предмет изобретения 5 Устройство для цикловой синхронизации сисправлением одиночных ошибок в рекуррентной последовательности, содержащее регистр с разомкнутой обратной связью, подключенный через последовательно соединен ные сумматор по модулю два и ключ к регистру с управляемой обратной связьюпоразрядные выходы которого подключены,к дешифратору конца рекурренты, выход которого является выходом устройства, счетчик длины 15 зачетного отрезка, соединенный с вторым входом ключа, и регистр с дешифратором комбинации ошибок, включенный между вторым выходом регистра с разомкнутной обратной связью и вторым входом сумматора по моду лю два, отличающееся тем, что, с цельюповышения помехоустойчивости, между выходом сумматора по модулю два и входом счетчика включен дополнительный сумматор по модулю два, к второму входу которого под 2 б ключен второй ключ, второй выход которогоподключен к входу регистра с управляемой обратной связью, дополнительный выход которого подключен к,входу второго ключа, причем выход счетчика длины зачетного от резка дополнительно подключен к второмувходу второго ключа и пусковому входу дешифратора конца рекурренты.454705 Помеха оставитель В. Нестеренк Редакт Зиньковскии 89 Изд.460 ЦНИИПИ Государственного комитета по делам изобретений и Москва, Ж, Раушская