Балансный смеситель

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 517116 1)4 НОЗР 714 ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ СР01.8 и 6,оэтомуходных их и не меняется соотношен аланс.проиТ 5 и льноуе иг то стабил мкосте Кроме того,шедший через аразитныи емко проходныеуется диффеим каскадом1 ил,нц комп енси омпенсирую аТЗи 4. лненным(71) Рязанский радиотехнический институт(56) Авторское свидетельство СС У 1264299, кл. Н 03 0 7/12, 19. 5 (54) БАЛАНСНЫИ СМЕСИТЕЛЬ(57) Изобретение относится к радиотехнике. Цель изобретения - увеличение подавления гетеродинного сигнала на выходе смесителя, Балансный смеситель содержит транзисторы (Т)и 2 прп-типа, Т 3 и 4 рпр-типа, полевые Т 5 и 6, резисторы 7.,конденсаторы 11..18, выходную нагрузк у9, делитель 20 и входныетрансформаторы 21 и 22 частоты сигнала и гетеродина соответственно.Цель достигается за счет того, чтогетеродинный сигнал проходит на выход через малые проходные емкостиТ 1 и 2. При этом гетеродинный сигнал, изменяя сопротивление Т 5не изм яет режим Т 1 и Т 2, иИзобретение относится к радиотехнике и может быть использовано в преобразователях частоты радиоприемныхи других устройств,Цель изобретения - увеличение подавления гетеродинного сигнала на выходе смесителя,На чертеже представлена принципиальная схема балансного смесителя.Смеситель содержит первый 1 прптипа, второй 2 прп-типа, третий 3рпр-типа, четвертый 4 рпр-тнпа. транзисторы,первый 5, второй 6 полевыетранзисторы, первый 7,второй 8, третий 9, четвертый 10 резисторы, первый11, второй 12, третий 13, четвертый14, пятый 15, шестой 16, седьмой 17,восьмой 18 конденсаторы, выходную нагрузку 19, делитель 20, входной трансформатор 21 частоты сигнала и входнойтрансформатор 22 частоты гетеродина,Смеситель работает следующим образом,Противофазные напряжения сигналас вторичных обмоток входного трансформатора 21 частоты сигнала подаются на базы первогои второго 2транзисторов, Средняя точка вторичной обмотки входного трансформатора 21 частоты сигнала соединена через второйкйденсатор 12 с эмиттером первого 1и второго 2 транзисторов, Противофазные напряжения сигнала приложены между базами и эмиттером, поэтому приполной симметрии схемы гармоническиесоставляющие входного сигнала подавляются на нагрузке 19, Первый резистор 7 и напряжение постоянного тока сделителя 20 обеспечивает режим первого 1 и второго 2 тражестора по постоянному току, а первъе конденсатор11 устраняет влияние первого резистора 7 по сигнальной и промежуточнойчастоте. Преобразование частоты в 45смесителе осуществляется за счетизменения с частотой гетеродина коэффициента передачи по входному сигналупервого 1 и второго 2 транзисторов.Такое изменение обеспечивается благодаря тому, что нагрузка в коллекторнойцепи первого 1 и второго 2 транзисторов изменяется с частотой гетеродина,что ведет к изменению эквивалентнойкрутизны первого 1 и второго 2 транзисторов. Роль переменной нагрузкивыполняют сопротивления каналов первого 5 и второго 6 полевых транзисторов, стоки которых через четвертый 14 и пятый 15 конденсаторы соединены соответственно с коллектором первого 1 и второго 2 транзисторов, На затворы первого 5 и второго 6 полевых транзисторов подаются противофазные напряжения гетеродина с вторичной обмотки входного трансформатора 22 частоты гетеродина, Необходимое постоянное напряжение на затворы первого 5 и второго 6 полевых транзисторов подается с отвода делителя 20,подклю" ченного к средней точке вторичной обмотки входного трансформатора 22 частоты гетеродина. Третий конденсатор 13 является блокировочным и устраняет проникновение гетеродинного сигнала в цепь делителя 20,Первый 5 и второй 6 полевые транзисторы работают без постоянного напряжения на стоках в режиме управляемой проводимости, не изменяя режим первого 1 и второго 2 транзисторов. Однако часть гетеродинного напряжения через проходные емкости первого 5 и второго 6 полевых транзисторов, четвертый 14 и пятый 15 конденсаторы будет проникать на коллекторы первого 1 и второго 2 транзисторов. Для подавления этих налряжений гетеродинаа также для обеспечения большого сопротивления по переменному току в коллекторных цепях первого и второго транзисторов используется дифференциально-компенсирующий каскад, выполненный на третьем 3 и четвертом 4 транзисторах. Второй резистор 8 является нагрузкой эмиттерной цепи третьего 3 и четвертого 4 транзисторов. С отвода делителя 20 напряжение смещения через третий 9 и четвертый 10 резисторы подается на базы третьего 3 и четвертого 4 транзисторов, База четвертого транзистора 4 заземлена по переменному току через седьмой конденсатор 17. Часть гетеродинного сигнала с затвора первого полевого транзистора 5 через восьмой конденсатор 18 подается на базу третьего транзистора 3. Третий транзистор 3 инвертирует сигнал гетеродина, который суммируется в коллекторной цепи с паразитным сигналом, поступающим через проходную емкость первого полевого транзистора 5, компенсируя его. Четвертый транзистор 4 включен для гетеродинного сигнала по схеме с общей базой, поэтому усиливаемый им сигнал гетеродина не иэ157116 Формула изобретения Составитель Е, ДормидонтовРедактор Г, Гербер Техред А.Кравчук Корректор М, Шароши Заказ 6399/55 Тираж 884 ПодписноеВНИИЛИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагаринз,101 меняет фазу и также компенсирует паразитный сигнал, поступающий черезпроходную емкость второго полевоготранзистора 6. Уровень компенсирующих сигналов определяется делителем,образующим восьмым 18 и шестым 16конденсаторами.Таким образом, в предлагаемомустройстве высокое подавление гетеро Одинного сигнала определяется тремяфакторами, Во-первых, гетеродинныйсигнал проходит на выход через малыепроходные емкости первого 1 и второго 2 транзисторов. Во-вторых, гетеродинный сигнал, изменяя сопротивления первого 5 и второго 6 полевыхтранзисторов, не изменяет режим первого 1 и второго 2 транзисторов, поэтому не меняется соотношение их проходных емкостей, что стабилизируетбаланс. В-третьих, паразитный сигнал,прошедший через проходные емкостипервого 5 и второго 6 полевых транзисторов, компенсируется дифференциально-компенсирующим каскадом,Балансный смеситель, содержащийпервый и второй транзисторы, эмиттерыкоторых через параллельно соединенныепервый резистор и первый конденсатори последовательно с ними соединеннуювыходную нагрузку подключены к общейшине, а через второй конденсатор - кпервому выводу делителя и среднемувыводу вторичной обмотки входноготрансформатора частоты сигнала, которая включена между базами первогои второго транзисторов, третий и четвертый транзисторы противоположнойпроводимости, эмиттеры которых черезвторой резистор соединены с выводомисточника питания, коллектор третьего транзистора соединен с коллекторомпервого транзистора, а коллектор четвертого транзистора соединен с коллектором второго транзистора, входнойтрансформатор частоты гетеродина,средняя точка вторичной обмотки которого соединена с вторым отводом делителя и через третий конденсатор - собщей шиной, и четвертый конденсатор,о т л и ч а ю щ и й с я тем, что, сцелью увеличения подавления гетеродинного сигнала на выходе, введенытретий, четвертый резисторы, пятый,шестой, седьмой и восьмой конденсаторы, первый и второй полевые транзисторы, истоки которых соединены собщей шиной, а стоки через четвертыйи пятый конденсаторы подключены соответственно к коллекторам третьего ичетвертого транзисторов, вторичнаяобмотка входного трансформаторачастоты гетеродина включена междузатворами первого и второго полевыхтранзисторов, базы третьего и четвертого транзисторов через третий и четвертый резисторы подключены к третьему выводу делителя, и через шестойи седьмой конденсаторы - к общейшине, между затвором первого полевого транзистора и базой третьеготранзистора включен восьмой конденсатор,