Двойной инвертор с минимальной асимметрией

-21 У 29Ю.Ф.Мур 9. Бюл. ентьев, )мова (088. 8) СНА Лф 396 9/40, 197 свидетел л. Н 03 К ИНВЕРТОР 89 ство СССР19/20, 1985.С МИНИМАЛЬНОЙ льсотносится к имет быть исполой технике и и ов ст м л перзисин 18нзистрактор 20 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(57) Изобретеной технике ино в вычислит Изобретение относится к импуль -ной технике и может быть использовано при построении различных цифровыхИС с парафазными выходами.Целью изобретения является уменьшение асимметрии выходных сигналов,снижение уровня логического нуля иповышение нагрузочной способностипо инверсному выходу,На чертеже представлена электрическая принципиальная схема двойногоинвертора с минимальной асимметрией.Двойной инвертор с минимальнойасимметрией содержит шину 1, инверсную выходную 2 и прямую выходную 3шины, шину 4 питания, общую шину 5,первый транзистор 6 и фазораздели-.тельный транзистор 7 первого инвертора, базы которых соединены вместе1и подключены к эмиттеру входного транзистора 8, аноду первого диода 9 Шоттки и через седьмой резистор 10 к обмах повышенной производительности.Целью изобретения является уменьшение асимметрии выходных сигналов,снижение уровня логического нуля иповышение нагрузочной способности поинверсному выходу путем примененияобратной связи между выходными транзисторами схемы, Инвертор содержитвходную цепь, два инвертора и дополнительный транзистор, база которогоподключена к базе выходного транзистора второго инвертора, эмиттер - кобщей шине, а коллектор соединен сбазой выходного транзистора и черезрезистор с шиной питания. 1 ил,щей шине 5 и аноду второго диода 11 Шоттки, катод которого подключен к катоду первого диода 9 Шоттки, входной шине 1 и катоду третьего диода 12 анод которого подключен к базе входного транзистора 8 и через восьмой резистор 13 к шине 4 питания и выводу девятого резистора 14, второй вы-, вод которого соединен с коллектором входного транзистора 8, эмиттеры первого 6 и фазоразделительного 7 транзисторов первого инвертора соединены с базой выходного транзистора 15 вого инвертора и через первый ре тор 16 с общей шиной 5 и эмиттером транзистора 15, коллектор транзистора 6 соединен с базой фазоразделительного транзистора 17 второго вертора и через второй резистор с шиной 4 питания, коллектор тра тора 7 соединен с базой второго зистора 19 и через третий резис3 149948с шиной 4 питания и коллекторами второго 19 и третьего 21 транзисторов,база третьего транзистора 21 подключена к эмиттеру второго транзисто 5ра 19, а его эмиттер - к инверснойвыходной шине 2 и коллектору транзистора 15, эмиттер транзистора 17 соединен с базой выходного транзистора 22 второго инвертора и базой дополнительного транзистора 23, эмиттеры которых подключены к общей шине 5 и через четвертый резистор 24 кэмиттеру фазоразделительного транзистора 17 второго инвертора, коллекторкоторого. подключен к базе пятоготранзистора 25 и через пятый резистор26 к шине 4 питания, коллектору четвертого транзистора 27 и коллекторупятого транзистора 25, эмиттер кото- Орого подключен к базе четвертоготранзистора 27, эмиттер которого подключен к прямой выходной шине 3 иколлектору транзистора 22. Коллектортранзистора 23 соединен с базой транзистора 15 и через шестой резистор 28с шиной питания.Двойной инвертор работает следующим образом,Если на входную шину 1 подан низкий уровень напряжения, то диод 12открыт, а транзисторы 8,6,7 и 15 закрыты, так как отсутствует ток в базовых цепях этих транзисторов. На инверсной выходной шине 2 сформиРуетсявысокий уровень напряжения, опреде-.ляемый открытыми транзисторами 19и 21. Высокий уровень напряжения наколлекторе закрытого транзистора 6приводит к появлению тока в базовой 40цепи транзистора 17. Транзистор. 17открьвается и начинает протекать токчерез резистор 26, образующий базовыйток транзисторов 22 и 23. Открытыйтранзистор 22 формирует на прямой выходной шине 3 низкий уровень напряжения. Открытый транзистор 23 уста- ,навливает на базе транзистора 15 уровень напряжения, равный напряжениюмежду коллектором и эмиттером открытого транзистора 23. Таким образом,50при наличии на шине 1 низкого уровнянапряжения на шине 2 формируется высокий уровень напряжения, а на шине3 - низкий уровень напряжения. Приизменении на шине 1 напряжения с низкого уровня на высокий диод 12 закрывается, н базу транзистора 8 поступает ток ст шины 4 питания через резистор 13, транзистор 8 открывается, начинает протекать ток через резистор 14. в базу транзисторов 6 и 7,они открьваются, в коллекторных цепях этих транзисторов появляются токи, определяемые резисторами 18 и 20соответственно, которые поступают через коллектор - эмиттер открытоготранзистора 23 в общую шину 5. Такимобразом, транзистор 15 продолжаетоставаться закрытым, поскольку открытый транзистор 23 удерживает на егобазе напряжение, недостаточное дляотпирания транзистора 15,1При выключении транзистора 17 происходит выключение транзистора 22 и начинается переход на шине 3 от низкого уровня напряжения к высокому. Транзистор 23 начинает выключаться одновременно с транзистором 22, и при возрастании на его коллекторе напряжения до величины напряжения отпирания перехода база - эмиттер транзистора 15 в базу транзистора 15 на- . чинает поступать ток от шины 4 питания через резистор 28 и резисторы 18 и 20, приводящий к открыванию транзистора 15 и установлению на выходе 2 низкого уровня напряжения. На выходе 3 при этом устанавливается высокий уровень напряжения, определяемый открытыми транзисторами 25 и 27. Таким образом, появление низкого уровня напряжения на выходе 2 согласовано по времени с появлением высокого уровня напряжения на выходе 3. Антизвонный диод 11 в схеме предназначен для ограничения величины отрицательных помех навходе схемы. Диод 9 и резистор 10 образуют цепи выюпючения транзисторов 6 и 7, Резисторы 16 и 24 обеспечивают цепи выключения транзисторов 15 и 22, 23 соответственно.Таким образом, введение обратной связи между выходными транзисторами 22 и 15 приводит к тому, что низкий уровень напряжения на инверсном выходе 2 схемы начинает формироваться в момент перехода прямого выхода 3 от низкого уровня к высокому. Следовательно, устраняется асимметрия между сигналом на шине 2 и сигналом на шине 3 при переходе входного сигнала на шине 1 от низкого уровня напряжения к высокому, Величина низкого уровня напряжения а инверсном выходе равна напряжению между5 14994 коллектором и эмиттером открытого выходного транзистора первого инвер-.тора. Формула изобретения5 Двойной инвертор с минимальной асимметрией, содержащий первый транзистор.и Фазоразделительнь 1 й транзистор первого инвертора, базы которых подключены к. входной цепи, а эмитте" ры соединены с базой выходного транзистора первого инвертора и через первый резистор - с общей шиной и 15 эмиттером выходного транзистора первого инвертора, коллектор первого транзистора соединен с базой фазоразделительного транзистора второго инвертора и через второй резистор - с 20 шиной питания, коллектор фазоразделительного транзистора первого инвертора соединен,с базой второго транвистора и через третий резистор - с шиной питания и коллекторами второго 25 и третьего транзисторов, база третьего транзистора подключена к эмиттеру второго транзистора, а его эмиттер - к инверсной выходной шине, эмиттер фазоразделительного транзистора щ ставитель А.Янов хред Л.Сердюкова Корректор Т.Малец едактор И.Шулла одписн по изобретениям и открытиям при ГКНТ СССРЖ, Раушская наб., д. 4/5 го комите 5, Москва осударствен 113л. Гагарина, 10 оизводственно-издательский комбинат патент", г.умго аказ 4706/54 Тираж 88 83 6второго инвертора соединен с базойвыходного транзистора второго инвертора и через четвертый резистор - собщей шиной и эмиттером выходноготранзистора второго инвертора,. коллектор которого соединен с прямойвыходной шиной и эмиттером четвертоготранзистора, база которого соединенас эмиттером пятого транзистора, коллектор которого соединен с шиной питания и коллектором. четвертого транзистора, а база - с коллектором фазоразделительного транзистора второгоинвертора и через пятый резистор - сшиной питания, коллектор дополнительного транзистора через шестой резистор соединен с шиной питания, о тл и ч а ю щ и й с я тем, что, с целью уменьшения асимметрии выходныхсигналов, снижения уровня логическогонуля и повышения нагрузочной способности по инверсному выходу, база дополнительного транзистора подключенак базе выходного транзистора второгоинвертора, эмиттер - к общей шине,а коллектор соединен с базой выходного транзистора первого инверто 9 а, кол"лектор которого соединен с инверснойвыходной шиной,