Преобразователь биполярного кода в однополярный

) Заявлено 30.12,76 2 ) 2439499/18 - 2 Кл,03 К 1324 исое ем заявкиаеудерствеинвй ыоетет ссср пе делам ызоереаеный ы атнрытый.63 (088.8) та Опубликования описания 25,04.79Автори изобретения Н.Васерин, И,Н.Крылов, Е.А.Нотк И.Терехо Заявитель 4) ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНОГО КОДА В ОДНОПОЛЯРН 11 йимпульснои тстройствах, и овневый код хни кода одные ных помех, Целью изо дежности и рностей.Для этого реобразователь ый, содержащи иполярного и резистивные ми шинами, и ители.ограничите чающее ИЛИ" иопо нные с вх делители, совыходные шили, инвертор ны, введены усил , элемент "Искл Изобретение относится ке ке и может быть применено в у спользующих биполярный трехур для передачи информации,Известны преобразователи биполярного кода в однополярный, содержащие блоки выборки и управления 1).Недостатком этого устройства является невозмокпость получения синхроимпульсов.Известны преобразователи биполярного в однополярный, содержащие делители, вх и выходные шины 12) .Недостатком этого устройства является низкая надежность из за появления несинфазных импульс 5 ретения является повышение наширение функциональных возможЛК.триггеры, причем выходы резистивных делителей соединены с входами соответствующихусилителей-ограничителей, выход первого иэ ко.торых подключен к первому входу элемента"Исключающее ИЛИ", второй вход которого содинен с выходом другого усилителя-ограничите.ля, К - входом первого 3 К.триггера и через пер.вый инвертор - с Э .входом этого же триггера,выход которого подключен к первой выходнойшине, при этом выход элемента ИсключающееИЛИ" соединен с Э - входами второго и третьего;К-триггеров и через второй инвертор - с К вхо.дами этих же триггеров, счетные входы которыхподключены к шине опорных сигналов, крометого прямой и инверсный выходы второгоЗКтриггера соединены соответственно с другими3-и К-входами третьего 3 К-триггера, прямойвыход которого подключен к другой выходнойшине, а инверсный - к счетному входу первого3 К-триггера,Усилитель-ограничитель может быть выполненна двух транзисторах одной проводимости, причем база первого транзистора соединена с входомусилителя-ограничителя, а эмиттер через первый резистор - с базой второго транзистора, эмиттер которого подключен к общей шине, а коллектор - к выходу усилителя-ограничителя и через второй резистор - к шине питания и коллектору 5 первого транзистора.На чертеже приведена принципиальная электрическая схема устройства.Устройство содержит резистивные делители 1,2,1 О усилители-ограничители 3 и 4, содержащие транзисторы 5, 6 и резисторы 7, 8, инверторы 9 и 10, элемент "Исключавшее ИЛИ" 11, 3 К-триггеры 12, 13 и 14, входные шины (входы) 15 и 16 и выходные шины (выходы) 17 и 18.Устройство работает следующим образом.На входы 15 и 16 преобразователя одновременно поступают соответственно прямой и инверсный биполярные коды, Через резистивные делители 1 и 2 обе импульсные последовательности поступают на входы усилителей-ограничителей 3 и 4, которые обеспечивают усиление импульсов только положительной полярности.Сигнал с входа усилителя-ограничителя 3 или 4 поступает иа базу транзистора 5. Нагрузкой в эмиттерной цени этого транзистора служат резистор 7 и переход база-эмиттер транзистора 6. Транзистор 6 включен по схеме с общим эмиттером. Нагрузкой транзистора 6 служит резистор 8. С коллектора транзистора 6 снимается выходной сигнал усилителя-ограничителя с уровнями логического "О" и логической "1", необходимыми для работы логических элементов.На выходе усилителя-ограничителя 3 формиру з ются отрицательные импульсы, соответствующие единицам кода, а на выходе усилителя-ограничителя - нулям кода. На выходе усилителей-ограничителей 3 и 4 могут передаваться импульсы помех. Сигналы с выходов усилителей-ограничи 40 телей 3 и 4 подаютея на входы элемента ффИсклю 1чающее ИЛИ 11, который обеспечивает сумми. рование поступающих на его входы импульсных последовательностей, причем на выходе формиру. ется последовательность импульсов, в которой исключены совпадающие значения входных сиг. налов, т,е, элемент "Исключающее ИЛИ" 11 обеспечивает подавление синфазных помех. Сигнал на выходе элемента "ИсключающееИЛИфф 11 запоминается ЗК.триггером 12 на пе-.50риод следования опорных импульсов. Состояние3 К.триггера 14 будет определяться совпадениемсигналов, поступающих с выходов элемента "Ис.ключающее ИЛИ" 1.1 и Э К-триггера 1. При этом,если совпадения не произошло (в случае появлениянесинфазной импульсной помехи длительностьюменьше То), то 2 К-триггер 14 останется в прежнем состоянии, т.е, на выходе 18 преобразователя формируется последовательность синхроим.пульсов, причем число синхроимпульсов точносоответствует числу импульсов полезной инфор.мации во входном биполярном коде. Периодследования опорных импульсов необходимо вы.бирать меньше половины длительности импульсавходного кода с тем, чтобы иметь возможностьотличить по длительности импульс кода от им.пульсной помехи. Для формирования однопо.лярного кода сигнал с выхода усилителя-ограничителя 3 подается для управления ЭК.триггером13, На тактовый вход этого триггера поступаютсинхроимпульсы с инверсного выхода ЭК-триггера 14. В связи с тем, что, как показано выше,при получении синхроимпульсов обеспечена защита от импульсных помех, ЭК.триггер 13 можетизменить свое состояние только такое число раэ,сколько импульсов полезной информации имеется во входном биполярном коде. Следовательно,на выходе 17 преобразователя формируется однополярный последовательный код, свободный отпомех.Изобретение обеспечивает надежную защитуустройства от импульсных помех как синфазных,так и несинфазных,Преобразователь питается от одного источника питания, что повышает его надежность. Формула изобретения 1. Преобразователь биполярного кода в однополярный, содержащий резистивные делители, соединенные с входными шинами, и выходные шины, отличающийся тем,что,сцелью повышения надежности и расширения функциональных возможностей, введены усилители. ограничители, инверторы, элемент "Исключающее ИЛИ" и К.триггеры, причем выходы резистивных делителей соединены с входами еоответствующих усилителей-ограничителей, выход первого из которых подключен к первому входу элемен.та "Исключающее ИЛИ", второй вход которого соединен с выходом другого усилителя-ограничи-, теля, К-входом первого ЗК-триггера и через первый инвертор - с Э-входом этого же триггера, выход которого подключен к первой выходной шине, при этом выход элемента "Исключающее ИЛИ" соединен с З.входами второго и третьего ЭК-триггеров, и через второй инвертор - с К.входами этих же триггеров, с ктные входы которых подключены к шине опорных сигналов, кроме того прямой и инверсный выходы второго 3 К-триггера соединены соответственно с другими У- и К-вхо-дами третьего ЭК-триггера, прямой выход кото.рого подключен к другой выходной шине, а инверсный - к счетному входу первого 3 К-триггера.658735 ко Ин ка Составитель Л.Захарова Техред Н.Бабуркаоррек ска ктор Т.Иванов аказ 2077/54ЦН Тираж 1059ПИ Государственного комитета СССделам изобретений и открытий5, Москва, Ж - 35, Раушская наб., д.4 одлис Филиал ППП Патент", г.,ужгород, ул.Проектная 2. Преобразователь по п.1, о т л и ч а ю щ и й. с я тем, что усилитель-ограничитель выполнен на двух транзисторах одной проводимости, при. чем база первого транзистора соединена с входом усилителя. ограничителя, а эмиттер через первый резистор - с базой второго транзистора, эмиттер которого подключен к общей шине, а коллекторк выходу усилителя-ограничителя и через второй резистор - к пине питания и коллектору перво.го транзистора.Источники информации, принятые во внима.ние при экспертизе1, Патент Франции Ме 2068937, кл. Н 03 К 5/00,13.08. 71.2. Техническое описание 6 ФЗ, 055.172 33,1975.