Двойной инвертор с минимальной асимметрией

(51 К 19/20 ПИСАНИЕ ИЗОБРЕТ ТЕЛЬСТ 8 АВТОРСКОМУ овмежду ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЬГГИЯМПРИ ГКНТ СССР(57) Изобретение относится к импульс-. ной технике и может быть использовано в вычислительной и микропроцессорной технике, в системах повышенной производительности, Целью изобретения явИзобретение относится к импульснойтехнике и может быть использованов вычислительной технике повышеннойпроизводительности.Целью изобретения является умень.шение асимметрии выходных сигналпутем применения обратной связивыходными транзисторами схемы,На чертеже представлена электричес)(ая принципиальная. схема двойногоинвертора с минимальной асимметрией.Двойной инвертор с минимальнойасимметрией содержит входную шину 1,.инверсную выходную шину 2,прямую выходную шину 3, шину 4 питания, общуюшину 5, первый транзистор 6 ифазоразделительный транзистор 7 первогоинвертора, базы которых соединенывместе и подключены к эмиттеру входного транзистора 8, аноду первого . ляется уменьшение асимметрии выходных сигналов путем применения обратной связи между выходными транзисторами. Двойной инвертор содержит вход ную цепь, два инвертора, база дополнительного транзистора подключена к базе выходного транзистора второго инвертора, эмиттер - к общей шине, коллектор соединен с катодом диода, анод которого соединен с базой транзистора, коллектор которого соединен с инверсной выходной шиной и эмит" тером составного транзистора, а его эмиттер - с коллектором выходного транзистора первого инвертора. Анод диода через резистор соединен с вино питания. 1 ил.Ф диода 9 Шоттки и через седьмои резистор 10 к общей шине 5 и анодувторого диода 11 Шоттки, катод которого подключен к катоду первого диода 9 Шоттки, входной шине 1 и катоду(третьего диода 12, анод которого подключен к базе входного транзистора 8и через восьмой резистор 13 к шине4 питания и первому выводу девятогорезистора 14, второй вывод которогосоединен с коллектором входного транзистора 8, эмиттеры первого 6 и фазоразделительного 7 транзисторов первого инвертора соединены с базой выходного транзистора 15 первого инвертора и через первый резистор 16 с общейшиной 5 и эмиттером выходного транзистора 15 первого инвертора, коллектор первого транзистора 6 соединен сбазой фазоразделительного транзисто 3 1499484ра 17 второго инвертора и через второй резистор 18 с шиной 4 питания,коллектор фазоразделительного транзистора 7 первого ицвертора соединенс базой второго транзистора 19 и через третий резистор 20 с шиной 4 питания и коллекторами второго 19 итретьего 21 транзисторов, база треть. -его транзистора 21 подключена к эмиттеру второго транзистора 19, а егоэмиттер - к инверсной выходной шине 2 и коллектору четвертого транзистора 22, эмиттер которого соединен сколлектором выходного транзисторапервого инвертора 15, эмиттер фазоразделительного транзистора 17 второго инвертора соединен с базой выходного транзистора 23 второго инвертора и базой дОполнительного транзистора 24, эмиттеры которых соединены ипрдключены к общей шине 5 и черезчетвертый резистор 25 к эмиттеру фазоразделительного транзистора второго инвертора 17, коллектор которого 25подключен к базе шестого транзистора 26 и через пятый резистор 27 к шине 4 питания, коллектору пятого транзистора 28 и коллектору шестого транзистора 26, эмиттер которого подключен к базе пятого транзистора 28,эмиттер которого подключен к прямойвыходной шине 3 и коллектору выходного транзистора 23 второго инвертора,коллектор дополнительного транзистора 24 соединен с катодом диода 29,анод которого соединен "с базой четвертого транзистора 22 и через шестойрезистор 30 с шиной 4 питания.Двойной инвертор работает следую-щим образом,ф.Если на входную шину 1 подан низкий уровень напряжения, то диод 12открыт, а транзисторы 8,6,7 и 15 закрыты, так как отсутствует ток в базовых цепях этих транзисторов. Наинверсной выходной шине 2 сформируется высокий уровень напряжения, определяемый открытыми транзисторами 19и 21. Высокий уровень напряжения наколлекторе закрытого ;ранзистора 6приводит к появлению тока в базовойцепи транзистора 17. Транзистор 17открывается, и ток начинает протекатьчерез резис"ор 27, образующий базовыйток трап.нсторов 23 и 24. Открытый55транзистор 23 формирует на прямойвыходной шине 3 низкий уровень напряжения. Огкрытый транзистор 24 и пря . 4мосмещенный диод 29 формирует на базе транзистора 22 низкий уровень напряжения, равныйП 1=0 д 9+Пкз игде О, - напряжение на базе транзистора 22;04 э - напряжение на прямосмещенном диоде Шоттки 29;Ук - напряжение между коллектором и эмиттером открытоготранзистора 24.Следовательно, при наличии на шине 1 низкого уровня напряжения нашине 2 формируется высокий уровеньнапряжения, а на шине 3 - низкийуровень напряжения. При изменении нашине 1 напряжения с низкого уровняна высокий диод 12 закрывается, в базу транзистора 8 поступает ток от шины 4 через резистор 13, транзистор 8открывается, начинает протекать токчерез резистор 14 в базу транзисто-роЪ 6 и 7. Транзисторы, 6 и 7 открываются, в коллекторных цепях, этихтранзисторов появляются токи, определяемые резисторами 18 и 20, которые, поступая в базу транзистора 15,открывают его, Таким образом, на коллекторе транзистора 15 формируетсянизкий уровень напряжения. Однакона базе транзистора 22 поддерживается уровень напряжения О , определяемый открытым транзистором 24, эмиттер которого соединен с общей шиной 5и прямосмещенным диодом 29, недостаточный для его отпирания, и, такимобразом, на выходной шине 2 продолжает отсутствовать, низкий уровеньнапряжения. Выключение транзистора 17приводит.к выключению .транзистора 23,а также выключению транзистора 24,коллекторное напряжение которого отслеживает изменение напряжения наколлекторе. транзистора 23, т,е, навыходной шине 3, При достижении наколлекторе транзистора 24 напряжения, равного.2 к 31 еэи Нда 29где 0 - напряжение на коллекторетранзистора 24;0 кэ - напряжение между коллектором и эмиттером открытоготранзистора 15;0 - напряжение прямосмещенногопереМода база - эмиттертранзистора 22;0 - напряжени.прямосмещенДв 29ном пио:р, 2 ч Ио гтки,9484 е 5 149 в базу транзистора 22 начинает поступать ток от шины 4 питания через резистор 30, приводящий к открыванию транзистора 22 и установлению на выходной шине 2 низкого уровня напряжения. На выходной шине 3 при этом устанавливается высокий уровень напряжения, определяемый открытыми транзисторами 26 и 28. Таким образом, появление низкого уровня напряжения на выходной шине 2 согласовано по времени с появлением высокого уровня напряжения на выходной шине 3, Антизвонный диод 11 в схеме предназначен для ограничения величины отрицательных помех на входе схемы. Диод 9 и резистор 10 образуют цепь выключения транзистора 6 и 7, Резисторы 16 и 25 обеспечивают цепи выключения транзисторов 15 и 23,24 соответственно.Таким образом, введение обратной "связи между выходными транзисторами приводит к тому, что низкий уровень напряжения на инверсном выходе схемы начинает формироваться в момент перехода прямого выхода схемы от низкого уровня к высокому, следовательно, устраняется асимметрия между сигналом на шине 2 и сигналом на шине 3 при переходе входного сигнала на шине 1 от низкого уровня напряжения к высокому. Формула изобретенияДвойцой инвертор с минимальной асимметрией, содержащий диод, дополнительный транзистор, первый транзис тор и фазоразделительный транзистор первого инвертора, базы которых под-. ключены к входной цепи, а эмиттеры соединены с базой выходного транзистора первого инвертораи через первый резистор - с общей шиной и эмиттером 5 10 15 20 25 30 35 40 выходного транзистора первого инвертора, коллектор первого транзисторасоединен с базой фазоразделительноготранзистора второго инвертора и черезвторой резистор - с шиной питания,коллектор фазоразделительного транзистора первого инвертора соединенс базой второго транзистора и черезтретий резистор - с шиной питания иколлекторами второго и третьего транзисторов, база третьего транзистораподключена к эмиттеру второго транзистора, а его эмиттер - к инверсной выходной шине и коллектору четвертоготранзистора, эмиттер которого соединен с коллектором выходного транзистора первого инвертора, эмиттер фазоразделительного транзистора второгоинвертора соединен с базой выходноготранзистора второго инвертора и черезчетвертый резистор - с общей шинойи эмиттером выходного транзисторавторого инвертора, коллектор которого соединен с прямой выходнои шинойи эмиттером пятого транзистора, базакоторого соединена с эмиттером шестого транзистора, оллектор которогосоединен с шиной питания и коллектором пятого транзистора, а база - сколлектором фазоразделительного транзистора второго инвертора и через пятый резистор - с шиной питания и первым выводом шестого резистора, о т -л и ч а ю щ и й с я тем, что, с целью уменьшения асимметрии выходныхсигналов, база дополнительного транзистора подключена к базе выходноготранзистора второго инвертора, эмиттер - к общей шине,а коллектор соединен с катодом диода, анод которогосоединен с базой четвертого транзистора и вторым выводом шестого резистора,1499484 Составитель А,Яно Редакто улла д,сердюкова КорректоР Т.Мале 4706/54 Тираж 884 . Подписное Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раущская наб., д. 4/5 Зака Производственно-полиграфическое предприятие, г. ужгород. уп, роектная, 4