Устройство для распределения динамической памяти

(57) Изобретение лительной техник носится к может быт спо ческии инстимсомола.Гордиенко,еиков тут (72) П.А. (53) (56) Мф 78 льство СССР7/00, 1978. ство СССР21/00, 1982СПРЕЛЕЛЕНИЯ 1 ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТпО иэОБРетениям и ОтнРытиямПРИ ГКНТ СССР 433151024-24 20.11.87 3007.89. Бвл, И Львовский полите им, Ленинского ко И,Б.Боженко, С,П Кондратов и О.К.М 681,325(088.8) Авторское свидет 0035, кл. С 11 С вторское свидетел 01894, кл, С 11 С УСТРОЙСТВО ДЛЯ Р АИИЧЕСКОЙ ПАМЯТИэовано при построении запоминащцихустройств на основе элементов полупроводниковой динамической памяти.Цель изобретения - повьппение быстродействия устройства за счет уменьшения времни Формирования адресов врежиме загрузки. Поставленная цельдостигается тем, что в устройство,содержащее первый 1 и второй 2 коммутаторы, триггер 3 и первый счетчик 4введены второй 5 и третий 6 счетчики и элемент И 71 ил.1497618Изобретение относится к вычислительной технике и может быть использонано при построении запоминающих устройств на основе элементов полупроводниковой динамической памяти,Цель изобретения - повышс ние быстродействия устройства,На чертеже представлена функциональная схема предлагасмого устрой 10ства.Устройство содержит первый 1 ивторой 2 коммутаторы, триггер 3,первый 4, второй 5 и третий 6 счетчики, элемент И 7, первый 8 и второй 159 адресные входы, первый О, второй11, третий 12 и четвертый 13 адресные выходы, вход 14 регенерации, вход15 управления режимом, выход 16 разрешения обмена, первый 17 и второй 2018 входы синхронизации и вход 19 .установки исходного состояния,Устройство работает следующимобразом.По состоянию триггера 3 определяет ся режим работы устройства. Единичное состояние триггера задает режимвнешнего обмена, нулевое - режим регенерации. Счетчик 4 является счетчиком регенерации. Счетчик 5 задает 30при загрузке памяти адреса столбцов(АС) задействованной зоны памяти,счетчик 6 - адреса строк (АК). Свыходов 10 и 11 адресуются ячейкизадействованной эоны памяти, с выходов 12 и 13 эти адреса поступаютв процессор. По входу 17 поступаютимпульсы регенерации.Перед загрузкой памяти производится начальная установка устройства, 40По окончании загрузки процессор ведетобмен с ячейками задействованной зоны памяти. По истечении периода регенерации Т 1 устройстве переводится в режим реГенерации45При начальной установке по входу14 в устройство поступает сигнал начала регенерации, Триггер 3 устанавливается в нулевое состояние и черезэлемент 7 оно передается на управляющий вход коммутатора 1, который подключает информационные выходы счетчика 4 к выходам 10 устройства. Повходу 19 в устройство поступает сигнал установки в исходное состояние.Счетчики 5 и 6 устанавливаются в нулевое состояние, а счетчик 4 переводится в режим прямого счета, тем самым выход обратного переноса счетчика 4 блокируется. По импульсам регенерации счетчик последовательно генерирует АК. Сигнал на входе 19 устанавливается на время, необходимое для начала нормального функционирования динамической памяти. Как правило, это время после включения питания составляет 8-16 циклов генерации АК. По истечении этого времени сигнал установки в исходное состояние снимается, счетчик 4 переводится в режим обратного счета и по достижении им нулевого состояния выдается сигнал обратного переноса, по которому триггер устанавливается в состояние "1". По этому состоянию счетчик 4 переводится в режим установки, его дальнейшее переключение по импульсам регенерации блокируется, а по выходу 16 устройство индицирует готовность вступить в обмен с процессором.В режиме загрузки на входе 15 устройства присутствует уровень 0. По нему коммутаторы 1 и 2 подключают к выходам 10 и 11 информационные выходы счетчиков 4 и 5. Загрузка ячеек памяти сопровождается стробирующими импульсами на входе 18. По ним переключается счетчик 5, а по его сигналам переполнения - счетчик 6. Состо ние счетчика 6 заносится в счетчик 4, По состоянию счетчиков 5 и 6 через выходы 10 и 1 присваиваются адреса загружаемой в памяти информации. Эти же адреса через выходы 12 и 13 поступают для сведения процессору.В режиме обмена процессора с загруженной зоной сигналы загрузки по входу 18 не поступают, а на входе 15 устанавливается "1", По совпадению "1" на входах элемента 7 коммутатор 1 подключает к выходу 10 вход 8. Коммутатор 2 подключает к выходу 11 вход 9. Адреса обращения,к памяти задаются процессором: по входу 8 АК, по входу 9 - АС.По истечении Тпо входу 14 поступает сигнал установки в режим регенерации. Триггер 3 устанавливается в "0", счетчик 4 из режима установки переключается в режим обратного счета, поступление 1" с входа 15 на управляющий вход коммутатораблокируется элементом 7 и к выходу 10 подключаются информационные выходы счетчика 4Счетчик 4 начинает генерировать адреса регенерации, начиная с последнего АК, присвоенного5 14 информации при загрузке памяти, и кончая нулевым. При достижении нулевого АК счетчик 4 выдает сигнал обратного переноса, триггер 3 устанавливается в "1" и устройство через выход 16 сигнализирует о готовности к обмену, Вновь могут быть процолжены режимы загрузки или обмена. Составитель В.ЕсиповТекрец М,Ходднич Корректор В.Гирняк Редактор А.Лежнина Подписное Тираж 668 Заказ 4445/49 ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д, 4/5Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101 Формула изобретенияУСтройство цля распределения динамической памяти, содержащее первый и второй коммутаторы, триггер и первый счетчик, причем первый информацион-. ный вход первого коммутатора является первым адресным входом устройства, первый информационный вход второго коммутатора является вторым адресным вхоцом устройства, вход записи нуля триггера подключен к вхоцу регенерации устройства, выход триггера соединен с выхоцом разрешения обмена устройства, счетный вход первого счетчика является первым входом синхронизации устройства, информационный выход первого счетчика поцключен к второму информационному входу первого коммутатора, выход которого является первым адресным выходом устройства, о т л и ч а ю щ е .е с я тем, что, с целью повьппения его быстродействия за счет уменьшения времени формирова 97618Бния адресов в рсжимс агру ки, и неговведены второй и тр тий счетчики иэлемент И, причем выхоц элемента 1 5подключен к управляющему вхоцу первого коммутатора, первый вход элементаИ соединен с выходом триггера и вхоцом предварительной установки первого счетчика, вход разрешения которо го подключен к вхоцу установки нулявторого счетчика, вхоцу установки нулятретьего счетчика и входу установкиисходного состояния устройства, второй вход элемента И соединен с управ ляющим вхоцом второго коммутатора ивхоцом управления режимом устройства,выхоц второго коммутатора являетсявторым ацресным выходом устройства,второй инФормационный вход второго 20 коммутатора подключен к третьему адресному выходу устройства и информационному выходу второго счетчика,счетный вход которого является вторым входом синхронизации устройства, 25 выхоц прямого переноса второго счетчика соединен со счетным выходомтретьего счетчика, информационныйвыход которого подключен к четвертому адресному выхоцу устройства и ин формационному входу первого счетчика,выход обратного переноса первогосчетчика соединен с выходом записиединицы триггера.