Преобразователь двоичного кода

Изобретение относится к вычислительной технике и может быть использовано для преобразования последовательного кода в параллельный илипараллельно-последовательный, инаоборот.Цель изобретения - расширениефункциональных возможностей преобра"зователя. 10На чертеже представлена функциональная схема преобразователя.Преобразователь двоичной информации содержит регистры 1 и 2 сдвигаи коммутаторы 3 и 4. На чертеже также показаны первый 5, второй б информационные входы, синхровход 7преобразователя, первые управляющиевходы 8, преобразованные четвертымии пятыми входами 9-12 регистров 20сдвига, вторые управляющие входы 13преобразователя, образованные первыми и вторыми входами 14-16 коммутаО. торов и выходы 17 и 18 преобразователя, 25вПреобразователь двоичного кодаработает следующим образом,Работа осуществляется в трех режимах; преобразования последовательного двоичного кода в параллельный двоичный код (режим 1); преобразования параллельного двоичного кода в последовательный двоичный код(режим 2); ожидания запроса(режим 3),Для обеспечения работы в режимахи 2 на вход 16 устройства подаетсялогический "О". При логической "1"на входе 16 устройство работает врежиме 3: на всех выходах устройствафиксированы логические "1" независи- ф 06,мо от комбинаций сигналов на остальных входах.В режиме,1 работа устройства происходит следующим образом.На вход 6 преобразователя последовательно поступают биты двоичнойинформации, каждый из которых сопровождается одним синхроимпульсом, поступающим на вход 7, Прт передачеинформации число бит в двоичной последовательйости п,э ш где ш - раз 1рядность регистров 1 и 2, Прием битинформации пгоизводится в результате работы оного из регистров, например 1 в режиме поразрядного сдвига информации, Регистр 2 в это жевремя выполняет операцию храненияш бит информации, принятых в предодущем цикле и зафиксированных на вторых выходах этого регистра. При этомкоммутатор 3 выдает хранимый в регистре 2 ш-разрядный двоичный кодна ш-разрядный выход 17 параллельного вывода информации. После вылполнения в регистре 1 ш сдвигов происходит обмен функций, выполняемыхрегистрами, и подключение на выход17 другого информационного входа коммутатора 3. Подобная циклическаясмена функций, реализуемых регистрами 1 и 2 и коммутатором 3, выполняется до момента окончания приемаи-разрядного последовательного двоичного кода,В режиме 2 работа устройства происходит следующим образом.На вход 5 преобразователя поступают информационные слсйа в видеш-разрядного параллельного двоичного кода. Параллельный прием такогокода осуществляется при поступлениисинхроимпульса на вход 7 в один изрегистров, например в регистр 1,после чего этот регистр переводится в режим хранения двоичной информации. Во время установки на вход 5регистр 2 выполняет операцию поразрядного сдвига, выдавая с первого вы;хода на соответствующий вход коммутатора 4 последовательным двоичнымкодом комбинации сигналов, принятуюв виде ш-разрядного слова в предыдущем цикле. При этом коммутатор4 передает на выход 18 устройстваш-разрядный последовательный двоичгный код, После выполнения в регистре2 необходимого числа сдвигов происходит обмен Функций, выполняемыхрегистрами, и подключение на выход18 устройства другого информационного входа коммутатора 4. Подобнаяциклическая смена Функций, реализуемых регистрами 1 и 2 и коммутатором 4, выполняется до момента окончания преобразования и/ш-разрядныхдвоичных слов в П-разрядный последовательный двоичный код.Формула изобр ет енияПреобразователь двоичного кода, содержащий регистры сдвига, первые входы которых объединены и являются первыми информационными входами преобразователя, первые выходы регистров соединены с соответствующими одноименными инднрма ционными1496008 6 Составитель С. БерестевичТехред М,Дидык Корректор Т.Малец Редактор А,шандор Заказ 4287/57 Тираж 884 Подписное Ф ВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 входами первого коммутатора, о т -л и ч а ю щ и й с я тем, что, сцелью расширения Функциональных возможностей, в него введен второйкоммутатор, вторые выходы регистровсоединены в соответствующими одноинменными информационными входамивторого коммутатора, вторые и третьивходы регистров соответственно объединены и являются вторым инормационным входом и синхровходом преобразователя соответственно, четвертые и пятые входы регистров являются соответствующими первыми управляющими входами преобразователя, первые и объединенные вторые управляющие входы коммутаторов являются соответствующими управляющими входами преоб разователя, выходы коммутаторов являются выходами преобразоватеЛя.