Регенератор квазитроичного цифрового сигнала

/08, НО 1 4 н 0 ЗОБРЕТЕНИ ОПИСА КА емы кой ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ НОМУ СВИДЕТЕЛЬСТВУ(71) Одесский электротехнический институт связи им. А. С, Попова(56) Авторское свидетельство СССРВ 102236, кл. Н 04 В 3/04, 1981.(54) РЕГЕНЕРАТОР КВАЗИТРОИЧНОГО ЦИФРОВОГО СИГНАЛА(57) Изобретение относится к техниксвязи. Цель изобретения - повышениепомехоустойчивости, Регенератор содержит усилитель-корректор 1, блокуправления 2, формирователь 3 управляющего напряжения, г-р 4, делитель 5 частоты, выходной блок 6, управле фильтры 7 и 8, усилитель 9 ниэчастоты, сумматор 10, эл-т ИСКЛО" ЧАЮЩЕЕ ИЛИ 1, блок усреднения 12, компараторы 13 и 20, блоки совпадения 14 и 16, инвертор 15, реверсивный счетчик 17, ЦАП 18, управляемый блок задержки 19 и г-р 21 импульсов. Если по какой-либо причине тактовые импульсы сдвигаются вправо (влево) от их оптимального положения, то в устройстве осуществляется уменьшение (увеличение) задержки тактовых импульсов на выходе блока задержки 19, что обеспечивается работой реверсивного счетчика 17 в режиме прямого (обратного) счета. Цель достигается путем повышения точности фазирования тактовых импульсов. 2 ил.Изобретение относится к технике связи, может использоваться в цифровых системах передачи информации и является усовершенствованием регене ратора по авт. св, У 1022316.Целью изобретения является повышение помехоустойчивости путем повышения точности фаэирования тактовых импульсов. 0На Фиг, 1 приведена структурная электрическая схема регенератора квазитроичного цифрового сигнала; на фиг. 2 - временная диаграмма работы регенератора, 15Регенератор содеряст усилитель- корректор 1, блок 2 управления, формирователь 3 управляющего напряжения, генератор 4, делитель 5 частоты, выходной блок 6, первый управляемый 20 фильтр 7, второй управляемый фильто 8, усилитель 9 низкой частоты, сумматор 10, элемент ИСКЛЮЧАКВЕЕ ИГП 11, блок 12 усреднения, первый компаратор 13, первый блок 14 совпадения, 25 инвертор 15, второй блок 16 совпадения, реверсивный счетчик 17, цифроаналоговый преобразователь 18, управляемый блок 19 задержки, второй компаратор 20, генератор 21 импульсов. 30Регенератор квазитроичного цифрового сигнала работает следующим образом.На вход регвнератора поступает квазнтроичный цифровой сигнал, а также синхронизирующий синусоидапьный сигнал, введенный в низкочастотную часть спектра цифрового сигнала, причем частота синусоидальпого сигнала в кратное число раз меньше тактовой частоты цифрового сигнала. Синхрони зирующий синусоидальный сигнал подавляется в усилителе-корректоре 1, а на первый вход блока 2 управления поступает откорректированный информацион" ный сигнал. С помощью управляемого 45 фильтра 7 синусоидальный сигнал выделяется и поступает на второй вход блока 2 управления, а также - через усилитель 9 низкой частоты - на вход сумматора 10. С двух информационных выходов блока 2 управления дьа потока прямоугольных импульсов, соответствуяцих положительным и отрицательным импульсам квазитроичцого сигнала, подаются на выходной блок 6, С выхода блока 6 квазитроичный сигнал в спектре которого для передачи синусондального сигнала вырезан участок частот с помощью управляемого фильтра 8, поступает на другой вход сумматора 1 О.Сигнал на выходе сумматора 10 является выходным сигналом регенератора.Цифровой сигнал (фиг. 2 а) с одногоиз выходов блока 2 управления, а так,ке тактовый сигнал (фиг. 2 б) с выходауправляемого блока 19 задержки поступают на входы элемента ИСКЛЮЧАМП 1 ЕЕИЛИ 11, Если положительные фронтытактовых импульсов находятся в середи"не информационных импульсов(Фиг. 2 а,б), то на выходе элементаИСКЛЮЧАЛЦЕЕ ИЛИ 11 сигнал имеет форму,показанную на фиг, 2 в. Этот сигнал усредняется в блоке 12 и поступает наинформационные входы компараторов 13и 20, Средний уровень сигнала У вэтом случае равен половине амплитудыпрямоугольных импульсов (Фиг, 2 в).Пороговые напряжения У и У , по 2даваемые на пороговые входы компараторов 13 и 20, соответственно большеи меньше напряжения У (фиг. 2 в),При этом на инверсном выходе компаратооа 13 и на поямом выходе компаратора 20 присутствуют логические "1", навыходах блока 14 совпадения, инвертора 5 и блока 16 совпадения - соответственно логические 1, 0 и 0,а состояния реверсивного счетчика 17и цифроаналогового преобразователя 18остаются неизменными,Если по какой-либо причине тактовы импульсы сдвигаются вправо(Фиг. 2 г) от их оптимального положения (фиг. 2 б), то на выходе блока 14скважность импульсов уменьшается, чтоприводит к увеличению напряжения навыходе блока 12 усреднения (фиг. 2 д)и изменению состояний выходов компаратора 13, блока 14 совпадения ы инвертора 15При этом импульсы с выхода генератора 21 поступают через блок6 совпадения на реверсивный счетчик17, работающий в этом случае в режимапрямого счета. Режим работы реверсив"ного счетчика 17 определяется уровнемсигнала на прямом выходе компаратора13. Результат счета реверсивногосчетчика 7 преобразуется цифроаналоговым преобразователем 18 в напряжение, уменьшающее задержку тактовыхимпульсов на выходе управляемогоблока 19 задержки11 ри сдвиге тактовых импульсов влево от их оптимального положения увеличение задержки обеспечивается работой реверсивного счетчика 17 в режиме14241 ставитель И. Котиковхред Л.Олийнык Корректор В. Романенко А. Маковс 98 5 Подписноеомитета СССРоткрытийая наб., д. 4/ Тираж 660 осударственного ам изобретений и ква, Ж, Раушс по д13035, М ическое предпри Производственно-п обратного счета аналогичным образом(фиг. 2 е,и),формула иэ обретения5 Регенератор кваэитроичного цифрового сигнала по авт. св. У 1022316, о т л и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости путем повышения точности фаэирования тактовых импульсов, введены последовательно соединенные элемент ИСКЛЮЧАЮЩЕЕ ИПИ, блок усреднения, первый компаратор, первый блок совпадения, 15 иивертор, второй блок совпадения, реверсивный счетчик, цифроаналоговый преобразователь и управляемый блок задержки, а также второй компаратор и генератор импульсов, причем первый 28выход делителя частоты соединен с вторым входом выходного блока через управляемый блок задержки, выход которого подключен к первому входу элемента ИСКЛЮЧАКйЕЕ ИЛИ, один из выходов блока управления соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход блока усреднения подключен к первому входу второго компаратора, выход которого соединен с вторым входом первого блока совпадения, выход генератора импульсов подключен к второму входу второго блока совпадения, второй выход первого компаратора соединен с вторым входом реверсивного счетчика, а вторые входы первого и. второго компараторов подключены к соответствукщим источникам пороговых напряжений.