Приемник синхросигнала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 04 Н 7/00 СОЮЗНАЯ НИЕ ИЗО ОПИ ЕНИ Вялов ииа.3.хинке азри,дианаличения интерГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ МУ СВИДЕТЕПЬС(57) Изобретение относится ксвязи и и.б. использовано прботке импульсных систем переЦель изобретения - расширенизона синхронизации путем увекол-ва стробируемых тактовых 80142412 валов. Приемник синхросигнала содержит селектор 1 синхросигнала, блок 2поиска синхронизма, который содержиттриггер 4, элементы И 5.1, 5.2, 5.3,делитель частоты 6.1, элемент ЗАПРЕТ7, накопитель 8 по входу в синхрониэм,а также блок 3 удержания синхронизма,Поставленная цель достигается введением в блок 2 поиска синхронизма расширителей 9.1 и 9.2 импульсов, а блок3 удержания выполнен в виде последовательно соединенных коммутатора 11,делителя частоты 6.2 и регистра 10сдвига, выходы которого соединены синформационными входами блока 12стробирования. 3 ил.Изобретение относится к технике связи, а именно к устройствам для цикловой синхронизации приемной аппаратуры, и может быть использовано при разработке импульсных систем передачи.Целью изобретения является расширение диапазона синхронизации путем увеличения количества стробируемых 1 О тактовых интервалов.На фиг, ) представлена электрическая структурная схема приемника синхросигнала; на Фиг. 2 - структурная электрическая схема накопителя по 5 входу в синхронизм; на фиг. 3 - временные диаграммы, иллюстрирующие работу приемника синхросигнала.Приемник синхросигнала содержит селектор 1 синхросигнала, блок 2 по иска синхронизма, блок 3 удержания синхрониэма, при этом блок 2 поиска синхронизма содержит триггер 4, первый 5.1, второй 52 и третий 5.3 элементы И, первый делитель 6.1 частоты,25 элемент ЗАПРЕТ 7, накопитель 8 по входу в синхронизм, первый 9.1 и второй 92 расширители импульсов, а блок 3 удержания синхронизма содержит второй делитель 6,2 частоты, регистр 10 30 сдвига, коммутатор 11, блок 12 стробирования.Накопитель 8 по входу в синхронизм (фиг. 2) содержит р В-триггеров 13.1 - 13 р.35Приемник синхросигнала работает следующим образом.Исследуемый импульсный поток поступает на вход приемника, т.е. на вход селектора 1 синхросигнала. Этот 40 импульсный поток представляет собой групповой сигнал импульсной системы передачи с временным уплотнением инФормации. Поток составлен нз примыкакицих одно к другому кодовых слов длиной ш + и, где ш и и - количество логических символов в синхросигнале и информационной группе (в рассматриваемом случае ш8, ш + а = 1056),Предварительно блок выделения так О товых импульсов (не показан) Формирует из импульсного потока последовательность тактоаых импульсов, синхронную с импульсным потоком, которая поступает на тактовый вход приемника и далее на вход первого делителя 6,1 частоты, на выходе которого образуются импульсы с частотой циклов Р/(ш+и) с произвольной фазой относительно входного импульсного потока (здесь Р - тактовая частота), Главная задача приемника - обеспечить правильную фазировку выходных импульсов (управляющих для остального приемного оборудования) и импульсного потока, который подлежит обработке в приемном оборудовании.С выхода первого делителя 6,1 частоты несинхронизированные цикловые импульсы (фиг, Зв) поступают на первый вхсд триггера 4 и устанавливают на его выходе (фиг. Эг) потенциал логической "1", поступающей на вход первого элемента И 5.1. По истечении некоторого времени на другой его вход (фиг. За) через вход блока 2 поступает с выхода селектора 1 синхросигнала синхроимпульс или ложный импульс, который проходит на сигнальный вход (фиг. Зб) первого расширителя 9,1 импульсов, на тактовый вход которого поданы тактовые импульсы.Пусть это будет один из ложных импульсов (случай с"). При этом на выходе первого расширителя 9.1 формируется короткий импульс (Фиг. Зд), задержанный относительно входного импу:.ьса на один тактовый интервал, Этот импульс поступает на вход триггера 4 и перебрасывает его в состояние логического "0", сигнал (Фиг. Зг) которого на входе первого элемента И 5.1 запрещает дальнейшее грохождениеимпульсов через него с входа блока2. Этот же импульс (Фиг, Зд) подается на управляющий вход первого делителя 6,1 и устанавливает его триггеры в начальное состояние а (а ,а.а 1), где а. = 0 или 1,1 а, - количество тактовыхинтервалов, укладывающихся между импульсами на его выходе (фиг. Эв) ивходе (фиг. Зд) в режиме установившегося синхронизма (фаэировки). Приэтом импульсы на входах элементовИ 5.2 (фиг. Зм,л), 5.3, ЗАПРЕТ(фиг. Зп,т) не совпадают, поэтому навыходах элементов И 5.2; 5.3 и блока12 стробирования импульсы не формируются, а на выходе элемента ЗАПРЕТ 7формируется импульс (фиг, Зи), устанавливающий накопитель 8 по входув синхронизм в нулевое состояние(сигнал на выходе принимает значениелогического "0"), который поступает31424129на управляющий вход коммутатора 11. числа д тактовых интервалов, на выВ этом случае коммутатор 11 пропус- ходах Е и М расширисши ителей 9.1 и 9.2кает на выход сигналы с первого сво- осуществляется их распырениеего. входа (фиг. Зх)(фигЗе,м). ж, случайВторой делитель 6,2 частоты рабо- никает при наличии в циФровом потокетает автономно и сохраняет установив- одиночных положителожительньм или отрицапвйся ранее режим синхронизма (дотельных вставок.срыва синхронизма), поскольку импуль- При срыве синхронизации на выходесы (фиг. Зф) с его выхода через ре элемента ЗАПРЕТ 7 в каждом цикле цифгистр 1 О сдвига поступают опять иа . рового потока формируется импульс,управляющий вход второго делителя 6.2 который поступает на управляющийчастоты (фиг. Зд). вход накопителя 8 и устанавливает наСледукппий импульс с выхода первого его выходе сигнал " " (ф . 3 ). Эделителя 6,1 частоты (фиг. Зв) уста сигналом коммутатор 11 переключаетс11 пе еключаетсянавливает на выходе триггера 4 сигнал в правое положениежение и блок 3 удержания"1" (фиг. Зг) и цикл повторяется.синхронизма переходит в релсим автоПри этом от цикла к циклу происходит номной работы (описаннои выше).постепенное смещение во времени импульсов на выходе первого делителя 20 Ф о р м у л а иа изобретения6,1 частоты (фиг. Зв) к концу циклаимпульсного потока, который в конце ик синх осигнала, содержащийцикла фазируется синхросигналом последоватеовательно соединенные селектор(фиг. За), синхросигнала, сигнальный вход котоПоследующий импульс с выхода пер рого является сигнальным входом прннала блок поискавого делителя 6.1 частоты образуется емника синхросигнала,уже в нужной фазе (случай р ). ри) П сннхронизма и блок удержания синхронизма объединенные тактовые входыэтом на входах третьего элемента низма,И 5,3 импульсы (фиг. е,ж и(ф 3 ) ояв- селектора синхросигнала и блока поляются одновременно, запирают элемент 30 иска рю , синх онизма являются тактовымЗАПРЕТ 7, а выходкой сигнал 1 по- входом приемникаи фи иемника синхросигнала, принаконителя чем блок поиска синхронизма содержитступает на тактовый вход наконителпоследовательно соединенные триггер8 в котором первый триггерУ(фиг. 2) формирует на выходе сигнал и первый элеме , рэлемент И первый делитель"О", По прошествии Р циклов импульс частоты, вт р ро ой и т етий элементы И,ного потока все триггерыт игге ы 13 обнуляют- элемент ЗАПРЕТ и накопитель по входуся а на выходе накопителя образуется в синхронизм, выход которого являетФсигнал "1". Этот сигнал переключает ся первым выходомто ом блока поиска синв левое положение коммутатор 11, ко- хронизма, сигнальный вход котороготорый начинает пропускать сигналы 1 40 является втор . д .11 1ым вхо ом первого эле(фиг . Зн) с входа на выход (фиг . Зу ) мента И , тактовый вход первого делии далее на упр авляющи й вход второго теля часто ты являет ся тактовым водомделителя 6 . 2 частоты , у которого цепь блока поиска синхрони зм а, о т л иобратной связи по пе рв ому входу ком- ч а ю щ и и с яс я тем ч то , с цельюмутатора 11 оказывается. разсмкнутои 45 расширения диагпазона синхронизации(фиг. Зх). На этом процесс перехода путем увеличения колиия количества стробиприемника в режим установившегося снн- руемых та ктовых интервалов, введеныв блок поиска синхронизма первый ихронизма завершается,второй расширители импульсов, тактоВ этом режиме импульс логическоговый вход которого объединен с такто"О" (фиг, Зп) на дополнительном входе 50 выйвым входом первого расширителя имблока 12 стробирования совпадает попульсов и соединен с тактовым входомв емени с импульсом логическойвремепервого делителя частоты, выход ко(фиг, Зт) на одном из его входов, аторого соединен с сигнальными входана о ном из его выходов Формируетсяна д3 ). ми второго расширителя импульсов иимп льс управления (фиг. утриггера, к установочному входу котоЧтобы не нарушалось условие совпарого подключен установочный вход пердения импульс ов в случае опозданиягвого делителя частоты и первый вьмодили прежд рев еменного поступления синпервого расширителя импульсов, к сигхросигнала в пределах допустимого14241 л м и Составитель И. Гр,щианскаяктор А. Маковская Техред Л.Олийнык Корректор В, Романенко аз 4698/57 Тираж 660 Подписное ЬИПИ Государственного кгмцтета ССС по делам изобретений ц о-крытий осква, Ж, Раушская наб д,13035, М ул. Проектная,играфическое цреднрцятце, г. ецио.рои. в нальному входу которого подключен выход первого элемента И, второй вьгход первого расширителя импульсов является вторым выходом блока поиска син 5 хронизма, третьим выходом которого является выход второго элемента И, к первому и второму входам которого подключены соответственно третий вы ход первого расширителя импульсов и 10 первьгг 1 выход второго расширителя гмпульсов, второй выход которого соедцнен с входом "Запрет" элемента ЗАПРЕТ и первым входом третьего элемента И, к второму входу которого под ключен вход разрешегпя элемента ЗАПРЕТ и четвертый выход первого расширителя импульсов, выход третьего элемента И соединен с тактовым входом накопителя 110 входу В сггхрониэм 2 О к управляющему входу которого подключег выход элемента ЗАПРЕТ, при этом к второму ц третьему входам блока удержания синхроцизма подключены соответствующие выходы блока поиска 25 29 6 синхронизма, к тактовому входу блока удержания синхронизма подключен тактовый вход приемника синхроснгнала, а блок удержания синхронизма выполнен в виде последовательно соединенных коммутатора, первый и второй управля кщие входы которого являются первым и третьим входами блока удержания синхронизма, второго делителя частоты и регистра сдвига, К выходов которого соединены с К информационными входами блока стробирования, К выходов которого являются выходами блока удер-. жания синхронизма и приемника синхросигнала, а дополнительный вход блокатробирования является вторым входом блока удержания синхронизма, к сиггальному входу коммутатора подключен дополнительный выход регистра сдвига, к тактовому входу которого подключен тактовыг вход второго делителя частоты, который является тактовым входом блока удержания синхронизма,1Ю - -