Устройство для определения потери достоверности дискретной информации

СОЮЗ СОЕЕТСНИХСОЦИАЛ "СТИЧЕСКИХРЕСПУБЛИК 0 142412 1511Н 04 В 3/4 АРСТВЕННЫЙ КОМИТЕТ СССРЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИЗОьЕЕТЕНДЕТЕЛЬСТВУ ОР СКОМУ М 34и А. С. Данили(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПОТЕРИ ДОСТОВЕРНОСТИ ДИСКРЕТНОЙ ИНФОРМАЦИИ(56) Мартынов Е. М.системах передачи диний. М.; Связь, 1972Авторское свидетеУ 559401, кл. Н 04 В связи, Цель изобретения - расширениефункциональных возможностей. Устр-восодержит преобразователь 1 кода, формирователь 2 тактовых импульсов, эл-тИЛИ 3, блок выделения 8 синхросигнала,блок поиска 9 синхронизма и каналывыделения ошибок, каждый из которыхсостоит из блока выделения 4 ошибок,эл-та ИЛИ 5 и ключей 6 и 7Цель достигается путем обеспечения выделенияошибок различной кратности при переменной длине цикла передачи синхросигнала с помощью введенных блока вью.деления 8, блока поиска 9 и каналоввьщеления ошибок, 2 ил.Изобретение относится к электросвязи и может использоваться в устройствах для оценки качества цифровых систем передачи путем измерения ошибок, 5возникающих в каналах связи при передаче дискретной информации в видегруппового цифррвого потока с синхрониэирукщими кодовыми словами, а такжедля цикловой синхронизации цифровых /Осистем передачи.Цель изобретения - расширение функ.циональных воэможностей путем выделения ошибок различной кратности припеременной длине цикла передачи синхросигнал а.На фиг. 1 представлена структурная электрическая схема предлагаемогоустройства; на фиг. 2 - пример структурной электрической схемы блока поиска синхронизма.Устройство для определения потеридостоверности дискретной информациисодержит преобразователькода, формирователь 2 тактовых импульсов, эле мент ИЛИ 3, блоки 4.1 т 41 с выделенияошибок, где 1 с - максимальная кратностьвыделяемой ошибки, дополнительныеэлементы ИЛИ 5.1 - 5 с, ключи 6.1 - 61 с,дополнительные ключи 7 - 71 с, блок 308 выделения синхросигнала и блок 9 поиска сннхронизма, включающий первыйсчетчик 1 О, триггер 11, первый 12,1,второй 12.2.и третий 12.3 элементы И,первый 13.1 и второй 13.2 регистрысдвига, элемент ИЛИ 14, инвертор 15 ивторой счетчик 16.Устройство работает следующим обраэом.Исследуемый цифровой поток разделен 0иа циклы, в каждом из которых содержится И двоичных символов синхросигнала(СС), представляющего собой постоянный М-мерный вектор. Этот цифровой поток (его можно рассматривать как после довательный код)поступает на вход преобраэователя 1 кода, в котором в каждый тактовый интервал умещается М.текущих символов потока, из которого одновременно формирователем 2 тактовыхимпульсов выделяется регулярная последовательность коротких импульсов. Полученные после преобразования параллельные коды, или текущие М-мерные век торы, поступают одновременно на входы блока 8 выделения синхросигнала (СС) ,и блоков 4,1 " 41 с выделения ошибок кратности 1,21 с где 1 с не превышает М, В случае опознания СС на вьходе блока 8 появляется короткий импулЬс длительностью в тактовый интервал, а в случае опознания ошибки любой кратности такой импульс возникает на одном из выходов одного иэ блоков 4, Сигналы сшибок одной кратности суммируются во времени соответствующим дополнительным элементом ИЛИ 5 и подаются на соответствующий ключ 6, управлякщий сигнал для которого формирует блок 9 поиска синхронизма. Для этого тактовые импульсы подаются на вход первого счетчика 10 и на тактовые входы первого 13.1 и второго 13.2 регистров сдвига.Первый счетчик 10 осуществляет подсчет тактовых импульсов, и при достижении заданного значения, определяемого длительностью цикла, на выходе первого счетчика 10 формируется короткий импульс, устанавливающий триггер 11 в состояние 1 и записываемый в первый регистр 13.1 сдвига, Записанный импульсс помощью тактовых импульсов продвигаю ется по выходам первого регистра 13.1 и и подается на соответствующие входы элемента ИЛИ 14На выходе элемента ИЛИ 4 формируется импульс, длительность которого равна времени прохождения импульса по выходам первого регистра 13. сдвига.Потенциал логической "1" с выхода триггера 11 поступает на один из входов первого элемента И 121 и разреша ет прохождение через него импульсов, поступивших на другой его вход, Импульс с выхода первого элемента Ч 12.1 записывается во второй регистр 13.2 сдвига, и с первого его выхода поступает на установочные входы первого счетчика 10 и триггера 1, устанавливая их в исходное состояние. С пос леднего выхода второго регистра 13.2 сдвига импульс поступает на одни входы второго 2.2 и третьего 12.3 элементов И, на другие входы которых поступает импульс с выхода элемента ИЛИ 14 (на вход второго элемента И 12.2 - непосредственно, а на вход третьего элемента И 2.3 - через инвертор 15). При совпадении по времени импульсов на входах второго элемента И 12,2 на его выходе формируется сигнал наличия СС, являющийся импульсом для второго счетчика 16, а при несовпадении формируется импульс на выходе третьего элемента И 12,3, которым осуществляется сброс ыторого счетчика 16.з1424127При отсутствии синхронизма на вь Очередной импульс с выхода первого ходе первого счетчика 10 образуются счетчика 10 формируется в нужной фазе. короткие импульсы с частотой циклов При этом происходит совпадение имс произвольной фазой относительно ис- пульсов на входах второго элемента5следуемого цифрового потока. Эти И 2,2, на его выходе формируются имциклоные импульсы подаются ыа вход пульсы, поступающие на второй счечпервого регистра 13.1 сдвига и на чик 16, После накопления заданного чиодин из входов триггера 1 и устанав- сла импульсов на выходе второго счетливают на его выходе сигнал логичес- О чика 16 формируется потенциал логической "1", поступающий на один из нхо- кой "1" и поступает на управляющие дов первого элемента И 12,1. входы ключей 6.1 - 61, открывая их.Когда через вход блока 9 на другой При этом на входы элемента ИЛИ 3 по- вход этого элемента поступает единич- ступают импульсы от кодовых комбинаный сигнал (который мбжет быть ныне ций с ошибками, а через дополнительленным синхросигналом или ложным сиг . ные ключи 7,1 - 71 на выходе устрой- налом), иа выходе перного элемента ства проходят импульсы ошибок соответ- И2,1 образуется импульс, поступаю- стнующей кратности, На управляющие щий на вход второго регистра 13.2 входы дополнительных ключей 7,1 - 7 М сдвига. 20 поступают стробируищие импульсы сЕсли это ложный импульс, то на дополнительного выхода блока 9 поиспервом выходе второго регистра 13.2 ка синхронизма.сдвига формируется импульс, задержан- Длины циклов, при которых обеспеный относительно входного на один чивает работу устройства блок 9, опретактовый интервал. Этим импульсом 25 деляются разностью между емкостью первый счетчик 10 и триггер 11 уста- первого счетчика 10 и его содержимым, навливаются н исходное состояние, при при котором формируется выходной иь этом прекращается дальнейшее прохож- пульс.дение импульсов через йервый элементИ 12.1. С последнего выхода второго 30 Ф о р м у л а и з о б р е т е н и я регистра 13,2 сдвига импульс подается на одни входы второго 12.2 и трв- Устройство для определения потери тьего 12,3 элементов И. На другие достоверности дискретной информации, их входы поступают импульсы с ныхода содержащее преобразователь кода, форэлемента ИЛИ 14. По времени импульсы З мирователь тактовых импульсов и элена входах второго 12,2 и третьего мент ИЛИ, о т л и ч а ю щ е е с я 12.3 элементов И не сонпадают. При тем, что, с целью расширения функциоэтом формируется импульс на выходе нальных возможностей путем выделения третьего элемента И 12.3 и сбрасына- ошибок различной кратности при переет второй счетчик 16, с выхода кото менной длине цикла передачи синхросигрого потенциал логического "0" посту. нала, введены блок выделения синхропает на входы ключей 6.1 - 61, запи- сигнала, блок поиска синхронизма и рая их. каналы ньщеления ошибок, число котоНа элемент ИЛИ 3 поступают импль. рых равно кратности выделяемых ошибок, сы только от неискаженных комбинаций 45 а каждый из которых включает последосинхросигнала, что уменьшает нероят- нательно соединенные блок выделения ность появления на выходе его ложных ошибок, дополнительный элемент ИЛИ, импульсов, а это, н свою очередь, ключ и дополнительный ключ, при этом уменьшает время вхождения н синхро- сигнальный вход преобразователя кода низм. соединен с входом формирователя тактоСледующий импульс с выхода перво- ных импульсов, выход которого подго счетчика 10 поступает на входыключен к тактовым входам блока поиспервого регистра 13,1 сдвига и триг- ка синхронизма и преобразователя коГера 11, и цикл повторяется, При этом да, выходы которого подключены к обьот цикла к циклу происходит постепен- единенным соответствующим входам блоное смещение но времени импульсов на кон выделения ошибок и блока выделе- выходе первого счетчика 10 к концу . ния синхросигнала, выход которого цикла цифрового потока, который да- через элемент ИЛИ подключен к сиглее фазируется синхроимпульсом. нальному входу блока поиска синхро5 1424127 6низма, выход и дополнительный выход тельных ключей, а выходы ключей подкоторого подключен к управляющим вхо- ключены к соответствующим входам эледам соответственно ключей и дополни- ф"-нта ИЛИСоставитель В. Слепаков Техред Л.Олийнык Коррек Л, Веселовсг Ред кмар аказ 4698,/ аж НИИАР и1130 де л, Проектная, 4 оиэводственно-полиграФическое предприятие, г о Государственного ком елам изобретений и от осква, Ж, Раушская Подписное та СССРытий