Цифровой управляемый генератор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 4 Ь 7/02 ПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИ ЕЛЬСТВ(53) (56) У 64 УПРАВЛЯЕМЫЙ е относится редназначен подстройкигенератора тво введены ЦИФРОВОЙИзобретевехнике иточностиравляемогю в устрой ЕРАТОР импульсдля повы 54) 57) ноишенила у зы сигнаС этой посл ел ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ 4180384/2413.01.8707.08.88,Минский ратС.А.Ганке621.394.6Авторское044, кл. довательно соединенных делителей частоты с дробными коэффициентами деления, построенных на основе линии задержки с отводами, мультиплексорови счетчиков, и блок привязки. Введение новых блоков и функциональныхсвязей ведет к сокращению отводов влиниях задержки и уменьшению такимобразом объема оборудования, При этовеличина дискрета подстройки, ранееопределяющаяся величиной дискрета эадержки, уменьшается до разности величин дискретов задержки линий, входящих в состав делителей частоты сдробными коэффициентами делений.2 з,п. ф-лы, 3 ил,Изобретени од ц 1 сит.я к имц,льсной технике и может быть использовано для построения устройств синхронизации с дискретным управлением.Цель изобретения - повышение точности подстройки фазы выходного сигнала цифрового управляемого генератора.На фиг, 1 представлена функциональная схема цифрового управляемого генератора; на фиг,2 и 3 - временные диаграммы его функционирования,Цифровой управляемый генератор(фиг, 1) состоит из задающего генератора 1 импульсов, управляемого делителя 2 частоты с дробным коэффициентом деления, делителя 3 частотыс дробным коэффициентом деления, линии 4 задержки с отводами, мультиплексора 5, элемента 6 задержки, блока 1 управления и блока 8 привязки,Управляемый делитель 2 частоты сдробным коэффициентом деления (управляемый ДДКД 2) состоит из линии 9 за держки с отводами, мультиплексора 10,элемента 11 задержки, блока 12 добавления - исключения импульсов и счетчика 13 импульсов.Делитель 3 частоты с дробным коэффициентом деления (ДДКД 3) состоитиэ линии 14 задержки с отводами, мультиплексора 15, элемента 16 задержки,счетчика 17 импульсовЗадающий ге; ератор 1 импульсов, управляемый ДДКД2, ДДКД 3, линия 4 задержки, мультиплексор 5, элемент 6 задержки, блок8 привязки и блок 7 управления соединены последовательно. Вход и отводылинии 4 задержки подключены к сиг Ональным входам мультиплексора 5, авыходы блока 7 управления - к управляющим входам мультиплексора 5,Вход, выход и отводы линии 9 задержки подключены к сигнальным входам мультиплексора 10, а его выходчерез последовательно соединенные элемент 11 задержки и блок 12 добавления - исключения импульсов подключенк счетному входу счетчика 13, выходыразрядов которого соединены с управляющими входами мультиплексора 10Вход линии 9 задержки с отводами является входом управляемого ДДКД 2, авыход мультиплексора 10 - егс выхо 55дом, Выход мультиплексора 10 ч выходэлемента 11 задержки подключены сответственно к первому и второму :игнальным входам блока 8 привязки, цервый ц второй выходы сцгцдлов состояния б;окд 12 добавления - исключенияимцульооц подкпючецы к двум входамформирования сигналов разрешения изаьретд блока Я привязки, пвд попарнообъединенные управляющие входы блока12 добавления - исключения и блока 7уцрдвл ция соединены с первым и вторым в.кодами блока 8 привязки, третий выход которого соединен с входом выборки блока 7.Вход, выход ц отводы линии 14 задержки ДДКД 3 подключены к снгцальцым входам мультиплексора 15, а его вьгход через элемент 16 задержки соединен с входом счетчика 17 импульсов, выходы разрядов которого подключены к управляющим входдм мультиплексора 15 и входам формирования сигналов разрешения ц запрета блока 8 пригязки. Вход линии 14 задержки с отводами является входом ДДКД 3, выход мультиплексора 15, являющийся выходом ДДКД 3, подключен к третьему сигнальному входу блока 8 привязки и входам линии 4 задержки и мультиплексора 5, четвертый сигнальный вход блока 8 привязки соединен с выходом элемента Ь задержки, а два вцешцие входа блока Я привязки являются управляющими входами цифрового управляемого генератора. Выход мультиплексора 5 подключен к входу элемента 6 задержки ц является выходом цифрового урравляем 1 го генератора. Задающий генердгор 1 состоит из кварцевого генерагора 18 и формирователя 19 импульсов. Блок 7 управления состоит из КВ-триггеров 20 и 21, элементов И-НЕ 22 и 23 и реверсивного счетчика 24 импульсов. Блок 8 привязки состоит из трех схем 25 - 27 привязки.Схема 25 привязки состоит из двух КБ-триггеров 28 и 29, элемента И-НЕ 30, элемента И 3 1, счетчика 32 импульсов с дешифратором 33 (элемент И) состояния, элементов И 34 и 35, элемента И-НЕ 36, элемег"а 37 задержки и инвертора 38. Схема 26 привязки состоит из элем цд И-НЕ 39, осуществляющего формироддцие управляющего сигнала (сигналов рд 1 решеция и запрета), элемента И-НЕ 40 ц КБ-триггера 4 1. Схема 27 пр цп кц состоит из элемента И-НЕ , К.-рцггера 43, децифратора 44 соо, цццц, формирующего сигнал запретд, -,. гд ИЕ 45 и141544инвертора 46. Элемент 47 задержкиосуществляет задержку сигнала установки триггеров 41, 43, 20 и 21. Блок добавления - исключения импульсов5 состоит из двух КБ-триггеров 48 и 49, элемента И-НЕ 50, Р-триггера 51, элементов И-НЕ 52 - 54, элемента 55задержки и инвертора 56. С помощью блока 12 добавления - исключения импульсов производится подстройка фазы выходного сигнала управляемого ДДКД 2.Цифровой генератор функционирует следующим образом.Делители с дробными коэффициента ми деления - управляемый ДДКД 2 и ДДКД 3 - делят частоту генератора в соответствии с выражением 84от состояния счетчика 13 импульсов, с помощью которого Формируется управляющий код для мультиплексора 10, один из отводов линии 9 задержки, вход или выход, коммутируется на выход мультиплексора 10, Выходной сигнал последнего через элемент 11 задержки и блок 12 добавления - исключения импульсов поступает на вход счетчика 13 импульсов и увеличивает Ъа единицу его содержимое. В результате на выход мультиплексора 10 коммутируется соседний отвод линии 9 задержки, и задержка выходного сигнала мультиплексора 10 увеличиваетсяЪг на дискрет подстройки, равный в в , и,20 где г. и С - период сигнала завыдающего генератораи выходного сигнала;ш - число, зависящее от25количества делителейс дробным коэффициентом деления.Изменение фазы задающего генератора на величину дискрета, равного30 2 Я/1 сТ 1, приводит к изменению фазы выходного сигнала на величинуу 1 вьвы 35 40Выходной сигнал мультиплексора 15подается на вход линии 4 задержки, выходы которой коммутируются на вЫход цифрового управляемого генератора с 45 помощью мультиплексора 5, управляемого кодом, формируемым в блоке 7 управления. При отсутствии управляющих импульсов значение управляющего кода не меняется, и один из выходов линии 4 задержки остается постоянно подключенным с помощью мультиплексора 5 к выходу.Коррекция фазы выходного сигналапроизвоДится под воздействием импуль сов управления, поступающих на входблока 8 привязки, в котором производится "привязка" управляющих импульсов к выходным импульсам управляемого ДДКД 2, задержанным элементом 11 а одновременное изменение Фазы выходного сигнала на величину 2/1 сс противоположным знаком приводит к суммарному изменению временного положения импульсов в выходной последовательности на величину- Гы1 сь" Ос+1) ф (3) т. е. на величину, равную т 2/1 с (1 с+1) .В рассматриваемом устройстве ш=2, при этом соотношение периодов гс вс и с. на выходах генератора 1, деливмтелей 2 и 3 имеет видс=1 сг /(1-1); г.,ы=1 г, /(1 с+1),4 а дцскрет линий 9, 14 и 4 задержки соответственно составляет Сь, /1 с;/1 с+1/1 с, Число дискретов вс э вьдля линий 9, 14 и 4 задержки соответственно составляет Ос); 1 с; (1 с).Импульсная последовательность частоты задающего генератора 1 с выхода формирователя 19 импульсов поступает на вход линии 9 задержки управляемого ДДКД 2, В зависимости следовательно, период выходного сигнала увеличивается на дискрст под - стройки и составляет1 ъг 1 сгзг+- - = -= Твс фВ следующем периоде процесс повторяется. Формирование сигнала частоты Г в ДДКД 3 отличается лищь тем,вычто управляющий код на входы мультиплексора 15 подается с инверсных выходов разрядов счетчика 17 импульсов.11 ри этом каждый импульс, поступающий через элемент 16 задержки на вход счетчика 17 импульсов, уменьшает на единицу значение управляющего кода, и задержка выходного импульса мультиплексора 15 в каждом периоде уменьшается на дискрет подстройки, равный5 14цзадержки, и после овательцая т;ц -вязка" сформированных в блоке Ы управляющих импульсов к выходным импульсам ЛДЕД 3 и мультиплексора 5.Последовательная привязка необходимадля определения момента коррекциивременного положения выходных импульсов в линии 4 задержки и мультиплексоре 5, чтобы обеспечить коррекциюодного и того же импульса в управляемом ДЛКД 2 и на выходе.При коррекции фазы выходного сигнала управляемого ДДКД 2 на опережение очередной импульс выходного сигнала не проходит на вход счетчика 12, и код последнего не изменяется, При коррекции фазы выходного сигнала на отставание очередной импульс поступает непосредственно на вход второго разряда счетчика, что соответствует записи в счетчик 12 импульсов двух импульсов. В соответствии с изложенным алгоритмом с помощью линии 4 задержки, мультиплексора 5 и блока 7 на выходе производится коррекция фазы того же импульса, что и в управляемом ДДКД 2, но с противоположным знаком.Элементы 6 и 11 задержки предназначены для предотвращения подачи на выход мультиплексоров 5 и 10 в течение периода входного сигнала двух импульсов с двух соседних отводов линий 9 и 4 задержки при кЬррекции фаз входных сигналов на отставание, Элемент 16 задержки предотвращает коммутацию выходов линии 14 задержки в момент присутствия сигнала на выходе мультиплексора 15.Процесс коррекции фазы происходит следующим образом.Импульсы управления на Я-входы триггеров 28 и 29 схемы 25 привязки блока 8 могут поступать в произвольные моменты времени, имеют отрицательную полярность и при коррекции фазы выходного сигнала ДДКД 2 на опережение поступают на вход триггера 28, а при коррекции на отставание - на вход триггера 29. Импульс коррекции фазы на опережение перебрасывает КБ- триггер 28 в состояние "1", следствием чего является подача высокого разрешающего потенциала на вход элементов И 35 и 31, В результате этого открывается вход счетчика 32 импульсов для импульсов, поступающих с выхода управляемого ДДКД 2. Необходимость в счетчике 32 импульсов обус 15448 при этом очередной импульс на выходе50 и вся последовательность смещаются в сторону опережецця на дискрет под 55 5 10 15 20 25 30 Э 5 40 45 лоцлеца случайностью момецта поступления импульса коррекции и, следовательцо, возможностью сбоя за счет дробления ца входе элемента И 31 стробирующего импульса с выхода управляемого,ЦКД 2 положительным перепадом разрешающего потенциала на втором входе элемента И 31, Счетчик 32 импульсов, формируя на выходе необходимой длительности импульс, позволяет повысить надежность работы.Для осуществления "привязки" импульсов управления к выходному импульсу управляемого ДДКД 2 с неискаженным срезом достаточно использовать счетчик 32 импульсов с коэффициентом пересчета, равным трем, с дешифратором 33, цастроеццым на двоичный код числа "2". Схема в этом случае осуществляет привязку к срезу второго импульса, поступающего ца вход счетчика 32 если счетчик 32 импульсов меняет свое состояние по отрицательному перепаду (срезу) входного импульса. Формирование импульса необходимой длительности на выходе дешифратора 33 осуществляется выбором величины задержки элемента 37. Импульс с выхода дешифратора 33 через открытый элемент И 35 поступает на входы триггеров 49 ц 21 и переводит их в состояние "1". Этот же импульс через элемент И-НЕ 36, выполняющий функцию ИЛИ по "нулям", и элемент 37 задержки восстанавливает нулевое состояние счетчика 32 и, пройдя через инвертор 38, переводит триггер 28 в нулевое состояние, При этом на входы элементов И 31 и 35 подается сигнал запрета.Низким уровнем напряжения с инверсного выхода триггера 49 закрываются входы элементов И-НЕ 50 и 53, в результате чего очередной импульс с выхода мультиплексора 10 не проходит на вход счетчика 13 и счетного триггера 51,формирующего младший разряд управляющего кода мультиплексора 10Управляющий код мультиплексора не изменяется,стройки, Установка в первоначальное состояние триггера 49 производится задержанным на элементе 55 и инвертированным элементом 56 импульсом. Элементы 55, 56 и 48 (49) задерживают импульс ца его длитель нос ть,7141Для осущестн;ения коррекции фазы пос:едонательцости на выходе устройства, с помощью линии 4 задержки, мультиплексора 5 и блока 7 необходимо определить момент поступления на вход линии задержки импульсной последовательности, коррекция Фазы которой произведена в управляемом ДДКД 2. Определение этого момента обеспечивается с помощью схем 26 и 27 привязки. В результате переброса триггера 49 в состояние "1" импульсом управления с элемента 11-НЕ 39, выполняющего функцию ИЛИ понулям", на вход элемента И-НЕ 40 подается разрешение, и последним импульсом с нескорректировацным значением фазы с выхода управляемого ДЦКД 2 КБ-триггер 41 лере - водится в положение " 1". С выхода триггера 41 ца элемент И-НЕ 42 подается разрешение, и последний импульс с нескорректиронанной фазой с выхода ДЕД 3 через элемент И-НЕ 42 перебрасывает триггер 43 в состояние "1", н результате чего на вход элемента И-НЕ 45 подается разрешение, Последний импульс с нескорректиронацной фазой в выходной последовательности через элемент И-НЕ 45, ицнертор 46 и элемент И-НЕ 23 поступает на вход счетчика 24 импульсов и изменяет его состояние на единицу. Поц действием нового значения управляющего кода производится переключение отводов линии 5 задержки. Величина задержки выходных имеульсов увеличивается на дискрет и, начиная со следующего импульса, выходная последовательность изменяет фазу на величину дискрета подстройки. Задержанный элементом 47 импульс с выхода элемента И-НЕ 45 устанавливает триггеры 21, 41 и 43 в исходное состояние.Разрешение на второй вход элемента И-НЕ 45 подается с дешифратора 44 состояния счетчика 17 импульсов. Дешифратор 44, выполненный на элементе И-НЕ, с числом входов, равным разрядности управляющего кода, выделяет минимальное значение управляющего кода, при котором вход линии 14 задержки коммутируется непосредственно на выход мультиплексора 15 и низким уровнем напряжения на своем выходе закрывает вход элемента И-НЕ 45, что обеспечивает запрет привязки выходного импульса цифрового управляемого генератора к выходному импульсу мультиплексора 15, прошедшему на выход 54488ц "посредственно с входа линии 14 задержки. Временные диаграммы (фиг. 2) иллюстрируют процесс коррекции фазы выходного сигнала н циФровом управляемом генераторе.При коррекции фазы вьмодного сигнала на опережение фаза сигнала эа дающего генератора с помощью ДЛКД 2горректируется на отставание (фиг.2),при этом положение импульса (фиг,2 а)гизменяется на величину -- и соответ 1 с стнует моменту , что приводит к изменению временного положения вспомогательного сигнала на вьмоде управляемого ДЦК 1 2 (фиг. 26) и вьмодногосигнала (фиг, 2 г), Следующий импульс 20 задающего генератора Формируется вмомент, вспомогательного сигналав момент С, а ныходного сигнала - вмомент Т. Одновременная коррекциявременного положения (Фазы) выходногосигнала на опережение на величину1- еьприводит к тому, что очередной1 симпульс выходного сигнала занимаетположение г., Таким образом, коррек ция фазы выходного сигнала на опере 2жение составляет величину --- .ьг О, 1)При коррекции фазы выходного сигнала на отставание (фиг. За - в ) Фаза сигнала задающего генератора в управляемом ДДКД 2 корректируется наопережение, а фаза вьмодного сигнала - на отставание.Предлагаемый цифровой управляемый 40 генератор по сравнению с известнымпозволяет значительно повысить точность подстройки фазы выходного сигнала бее увеличения объема оборудования.45 Формула изобретения1, Цифровой управляемый генератор,содержащий задающий генератор импульсов, линию задержки с отводами, мультиплексор, элемент задержки и блок ъ 0 управления, выходы которого подключены к управляющим входам мультиплексора, сигнальные входы которого соеди"иены с входом, выходом и отводами линии задержки, а выход мультиплексора бб подключен к вьмоду цифрового управляемого генератора, о т л и ч а ю -щ и й с я тем, что, с целью повышения точности подстройки фазы выходного сигнала, в него введены повледова 9 14 1 "4 тельно соединенные управляемыи делитель частоты с дробным коэффициентом деления и ш делителей частоты с дробным коэффициентом деления, а также5 блок привязки, выход задающего генератора импульсов подключен к счетному Входу управляемого делителя частоты с дробным коэффициентом деления, первый и второй выходы которого подклю р чены соответственно к первому и второму сигнальным входам блока привязки, последующие сигнальные входы которого подключены к выходам делителей частоты с дробными коэффициентами 15 деления и к выходу элемента задержки, поДключенного к выходу мультиплексора, входы формирования сигналов разрешения и запрета блока привязки подключены к третьему и четвертому выхо дам управляемого делителя частоты с дробным коэффициентом деления и дополнительным выходам ш-го делителя частоты с дробным коэффициентом деления, основной выход которого подклю чен к входу линии задержки с отводами, первый и второй выходы блока привязки. соединены соответственно с перввее и вторым управляющими входами управляемого делителя частоты с дроб- ЗО ным коэффициентом деления и параллельно - с первым и вторым управляющиии входами блока управления соответственно, третий выход блока привязки соединен с входом выборки блока Э управления, управляющие входы блока привязки являются управляющими входами цифрового управляемого генератора,2. Генератор по п. 1, о т л и - ч а ю щ и й с я тем, что управляе мый делитель частоты с дробным коэффициентом деления содержит линию задержки с отводами, мультиплексор, элемент задержки, блок добавления- исключения импульсов и счетчик им пульсОв, счетный вход которого подключен к первому выходу блока добав 48ления-исключения импульсов, второй выход которого подключеН к первому управляющему входу мультиплексора, выход которого подключен к элементу задержки и является первым выходом управляемого делителя частоты с дробным коэффициентом деления, счетный вход которого подключен к входу линии задержки с отводами, вход, выход и отводы которой подключены к сигнальным входам мультиплексора, остальные управляющие входы которого подключены к выходам разрядов счетчика импульсов, первый и второй входы блока добавления-исключения импульсов подключены к управляющим входам управляемого делителя частоты с дробным коэффициентом деления, третий и четвертый выходы которого подключены соответственно к третьему и четвертому выходам блока добавления-исключения импульсов, вход которого подключен к выходу элемента задержки н является вторым выходом управляемого делителя частоты с дробным коэффициентом деления. 3, Генератор по п, 1, о т л и - ч а ю щ и й с я тем, что каждый из делителей частоты с дробным коэффициентом деления содержит линию задержки с отводами, мультиплексор, элемент задержки и счетчик импульсов, выходы разрядов которого подключены к управляющим входам мультиплексора и дополнительным выходам делителя частоты с дробным коэффициентом деления, вход которого подключен к входу линии задержки с отводами, вход, выход и от-. воды которой подключены к сигнальным входам мультиплексора, выход которого является основным выходом делцтеля с дробным коэффициентом деления и под" ключен к входу элемента задержки, выход которого подключен к счетному входу счетчика импульсов.1415448 Перфильевык Корректор С.Черни 88/56 Тирах 660 ВНИИПИ Государственного по делам иэобретений 113035, Москва, Ж, Раушска дственно-полиграфическое предприятие, г. У л, Проектна Составитель едактор Н.Яцола Техред Л,О