Цифровой фазовращатель

-1 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(5) Изобретение относится к импульсной технике и позволяет уменьшитьпотребляемую мощность и увеличить надежность работы фазовращателя. Фазовращатель содержит делитель 1 частоты, регистр 2 памяти, регистр 3 сдвига, коммутатор 4, дешифратор 5 и генератор б импульсов . Введение двоичного сумматора 9, коммутаторов 11 и2, элемента НЕ 1 О позволяет вдвоесократить число разрядов регистра 3сдвига путем дополнительного сдвигавыходного сигнала на величину, равную. 1 ил.Изобретение относится к импульсной технике и предназначено для осу"ществления фазового сдвига частоты,Целью изобретения является уменьшение потребляемой мощности и увеличение надежности работы цифровогофазовращателя,На чертеже приведена Функциональная схема предлагаемого устройства.Устройство содержит делитель 1частоты, регистр 2 памяти, регистр3 сдвига, коммутатор 4, дешифратор 5,генератор б импульсов, входы 7-17-щ установки, выход 8 устройства,двоичный сумматор 9, элемент НЕ 10,второй 11 и третий 12 коммутаторы,и входы 13-1 и 13-ш констант.Выход генератора б импульсов соединен с входом делителя 1 частоты исинхровходами регистра 3 сдвига регистра 2 памяти. Информационные входы регистра 2 памяти соединены свходами 7-1 - 7-ш установки. Выход 8устройства соединен с выходом коммутатора 4, информационные входы которого соединены с выходами разрядов регистра 3 сдвига, а управляющие входы -с выходами дешифратора 5. Выход третьего коммутатора 12 соединен с 0-входом регистра 3 сдвига, а первый информационный вход третьего коммутатора 12 соединен с выходом элементаЕЕ 1 О. Вход элемента НЕ 10 соединенс выходом делителя 1 частоты и со вто 35рым информационным входом третьегокоммутатора 12, вход управления которого соединен с выходом "Переносндвоичного сумматора 9 и с входом управления второго коммутатора 11. Первая группа входов второго коммутатора 11 соединена с выходами регистра2 памяти и с первой группой входовдвоичного сумматора 9, вторая группавходов которого соединены с входами 4513-1 - 13-ш задания констант устройства, Выходы двоичного сумматора 9соединены с второй группой входов второго коммутатора 11, выходы которогосоединены с входами дешифратора 5,Устройство работает следующим образом,Пусть число разрядов регистра 3 сдвига равно и. Тогда дискрет сдвига фазы составит дц =и/и, число разрядовфЪ 55 ш регистра 2 памяти выбирается из условия4 и22 и на вторые входы сумматора 9 подаетсякод числа В,В=2 -иО 1а емкость сумматора равна 2Выходной сигнал делителя 1 частотыпри нулевом уровне на выходе "Перенос" сумматора 9 поступает через коммутатор 2 на Р-вход регистра 3 сдвига. На и выходах регистра 3 сдвигапод действием сигнала, поступающегона его синхровход с выхода генератораб импульсов, Формируются последовательности импульсов, сдвинутые по фазе на величину Ь . Одна из этих последовательностей в зависимости отзначения кода на кодовых входах коммутатора 4 коммутируется на выход 8устройства. При сдвиге фазы на величину, меньшую Г, сигнал Переносс выхода двоичного сумматора 9 отсутствует, Следовательно, в данномслучае входной код А, определяющийвеличину сдвига фазы и записанный свходов 7-1 - 7-ш в регистр 2 памяти,непосредственно поступает через коммутатор 11 на вход дешифратора 5, вкотором преобразуется в унитарныйкод, управляющий коммутатором 4. Присдвиге Фазы у, Ту ( 2 и на выходепереноса двоичного сумматора 9 образуется сигнал единичного уровня, который обеспечивает коммутацию выходного сигнала делителя 1 частоты спрямого на инверсный, осуществляемуюв инверторе 10 и коммутаторе 12. Этоприводит к сдвигу выходного сигналана величину, равную 1 . Кроме того,в данном случае на выходе двоичногосумматора 9 формируется код К =А +й)+ В -2 =А - и. Этот код, преобразуясь в дешифраторе 5, обеспечиваеткоммутацию одного иэ выходов регистра3 сдвига на выход 8 устройства и таким образом дополнительный Фазовый1сдвиг на величину Лспо так, что суммарный фазовый сдвиг составляет р11 +ЬЦ Таким образом, введение в устройство двоичного сумматора 9 и коммутато" ров 11 и 12 позволяет вдвое сократить число разрядов регистра 3 сдвига путем дополнительного сдвига выходного сигнала на величину, равную 1 . Это позволяет, уменьшить потребляемую мощность и повысить надежность работы устройства.Составитель А.ПерфильевРедактор Г.Волкова Техред М.Дидык Корректор М.Пожо Заказ 2791/53 Тираж 928 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 з 14015Формула изобретения Цифровой фазовращатель, содержащий делитель частоты, регистр памяти, регистр сдвига, коммутатор, дешифра 5 тор и генератор импульсов, выход которого соединен с входом делителя частоты и синхровходами регистра сдвига и регистра памяти, информационные входы которого соединены с входами установки устройства, информационные входы коммутатора соединены с выходами разрядов регистра сдвига, управляющие входы коммутатора соеди иены с выходами дешифратора, выход коммутатора является выходом устройства, о т л и ч а ю щ и й с я. тем, что, с целью уменьшения потребляемой мощности и повышения надежности ра О боты устройства,. в него введены двоичный сумматор, элемент НЕ, второй 694и третий коммутаторы, информационный вход регистра сдвига соединен с выходом третьего коммутатора, первый информационный вход которого соединен с выходом элемента НЕ, вход которого соединен с выходом делителя частоты и с вторым информационным входом третьего коммутатора, вход управления которого соединен с выходом "Перенос" двоичного сумматора и с входом управления второго коммутатора, первая группа входов которого соединена с выходами регистра памяти и с первой группой входов двоичного сумматора, вторая группа входов которого соединена с входами задания константы устройства, а выходы двоичного сумматора соединены с второй группой входов второго коммутатора, выходы которого соединены с входами дешифратора,