Устройство для выработки синхросигналов

(50 4 С 06 Р 1/О ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР Г 10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ЗОБРЕТЕНИЯ .3.ст наз ти, пре в систе изобрет е унк- бесх исследований ционал печени пульсо личных счет м В.И. Гаврилюк31104,з- ельоментов тличит ремени.устройста блока ность е адр сущес нои осо запомин является амят о нии У 1509059 яется приостанов ко ДЛЯ ВЫРАБОТКИ СИНХРО(54) УСТРОИСТСИГНАЛОВ (57) Изобретвычислительн ится к облас ение отой техни с и и, в ча ОПИСАНИ АВТОРСКОМУ .С(56) Патент США Р 4кл, 6 06 Р 1/04, 19Патент Великобрикл. С 06 Р 1/04, 19 80131079 но для использования ах обработки даннь ния является расш ых возможностей з приостанова выдачи синхи повторного запуска с устроиства и последующее возобновл ние работы устройства либо с начал го адреса, либо с запомненного. По ставленная цель достигается за счевведения триггеров, элемента ИЛИ,элемента И, блока сравнения, 1 ил.Изобретение относится к вычислительной технике и, в частности, предназначено для использования в системах обработки данных.Цель изобретения - расширение функциональных возможностей за счетобеспечения приостанова выдачи синхроимпульсов и повторного запуска сразличных моментов времени.На чертеже изображена блок-схемапредлагаемого устройства.Устройство содержит блок 1 постоянной памяти, регистр 2, блок 3 постоянной памяти, вход 4 останова устройства, элементы И 5-9 группы,5блок 1 О сравнения, триггер 11, элемент ИЛИ 12, триггер 13, элементИ 14, вход 15 запуска устройства,вход 16 начальной установки устройства, элементы 17-21 задержки, вход 2220разрешения продолжения работы устройства и вход 23 повторного запускаустройства.Устройство работает следующим образом.В исходном состоянии сигналами повходам 15 и 22 устройства триггеры 11и 13 устанавливаются в "0".В блоке 1 постоянной памяти младшие выходные разряды соединены черезэлементы 17-21 задержки с адреснымивходами.Блок 1 памяти программируется таким образом, что в каждой ячейке записан адрес следующей ячейки в некоторой замкнутой последовательноститак, что при работе устройства блок.1памяти постоянно, циклически адресуется к самому себе, формируя на своих выходах тактовые сигналы.Выходы блока 1 памяти соединеныс информационными входами регистра 2,с помощью которого разрешается илизапрещается передача данных в зависимости от потенциала на синхровходерегистра 2, поступающего с инверсного выхода триггера 11.Так как триггер 11 установлен в"0", то на его инверсном выходе имеется "1", которая разрешает прохождение сигналов через регистр 2,При этом разрешается передачасчетной последовательности с выходовблока 1 постоянной памяти на адресные входы блока 3 постоянной памяти,а прохождение сигналов с выхода блока 10 сравнения через элемент И 14блокируется триггером 13, В. случае поступления сигнала к входу 4 остано" ва устройства "1" триггер 1 устанавливается в 1", тем самым останавливая генерацию тактовых импульсов на выходах устройства. После поступления сигнала к входу 22 разрешения продолжения работы устройства триггер 11 устанавлив;ется в "0", блоки" рует сигнал с выхода блока 10 сравнения и запускает с самого начала счетную последовательность, для чего необходимо еще подать сигнал "0" на вход 16 начальной установки устройства.При поступлении сигнала "1" к входу 23 повторного запуска устройства триггер 13 устанавливается в "1", разрешая прохождение сигнала с выхода блока 10 сравнения в момент совпацения состояния выходов блока 1 памяти и содержимого регистра 2 через элементы 12 и 14 на нулевой вход триггера 11, сброс в "0" которого приводит к продолжению начатой последовательности тактовых импульсов.Затем при поступлении сигнала к входу 23 триггер 13 устанавливается в "0" и устройство продолжает свою работу.Формула изобретенияУстройство для выработки синхросигналов, содержащее два блока постоянной памяти, регистр, группу элементов задержки, группу элементов И, причем выходы первого блока постоянной памяти соединены соответственно с первыми входами элементов И группы, вторые входы которых объединены и подключены к входу начальной установки устройства, выходы элементов И группы соединены с соответствующими информационными входами регистра и с входами соответствующих элементов задержки группы, выходы Которых соединены с соответствующими адресными входами первого блока постоянной памяти, разрядные выходы регистра соединены с адресными входами второго блока постоянной памяти, выходы которогоявляются информационными выходами устройства, о т л и ч а ю щ е - е с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения приостанова выдачи синхроимпульсов и повторного запуска с различных моментов времени, в устройство введены блок сравнения, два триггера, элемент И и3 1310793 4 элемент ИЛИ, причем разрядные выходы ничный вход первого триггера являет- регистра соединены с соответствую- ся входом повторного запуска устройщими входами первой группы входов ства, выход элемента И соединен с блока сравнения, входы второй группы первым входом элемента ИЛИ, второй входов которого соединены с выхода- - вход которого является входом перно)ми соответствующих элементов И груп- начального запуска устройства, выход пы, выход равенства блока сравнения элемента ИЛИ соединен с нулевым вхосоединен с первым входом элемента И, дом второго триггера, инверсный вывторой вход которого соединен с вы- ход которого соединен с синхровходом ходом первоГо триггера, нулевой вход 1 О регистра, единичный вход второго которого является входом разрешения триггера является входом останкова успродолжения работы устройства, еди- тройства. Составитель Н. Топоровопча Техред И.Попович едактор Е орректор С. Шекма 1891/44 Тираж 673 ВНИИПИ Государств по делам изобр 113035, Москва, Ж