Система экстремального регулирования

40 45 50 55 Изобретение относится к вычислительной технике, а именно к технике аналогового моделирования систем эстремального регулирования.Целью изобретения является повышение точности регулирования.На чертеже приведена принципиальная схема системы.Система содержит интегратор 1, объект регулирования 2, датчик экстремума 3, первоеи второе запоминающие устройства 4 и 5, первый и второй компараторы 6 и 7, логический элемент 8 и элемент задержки 9.Логический элемент 8 реализован на КБ-триггере. Исходное состояние регулятора характеризуется случайной совокупностью знаков напряжений начальных условий на выходе интегратора 1 и логического элемента 8. Знак напряжения на,вы. ходе элемента задержки 9 не совпадает со знаком напряжения на выходе КБ-триггера логического элемента 8, В соответствии со знаком напряжения на выходе элемента 9 одно из запоминающих устройств включается в режим запоминания (то, у которого сбросовый ключ разомкнут), а второе - в режим слежения (то, у которого сбросовый ключ замкнут) . При включении регулятора в работу независимо от описанной случайной ситуации возможно существование не более одного неверного поискового движения.В режиме нормальной работы система представляет генератор колебаний выходной величины объекта вокруг ее , экстремального значения, В общем случае объект инерционен, поэтому после реверса интегратора его выходная величина продолжает некоторое время уменьшаться (рассматривается объект с характеристикой типа экстремум-максимум).Пусть до момента времени С на выходе КБ-триггера присутствует положительное напряжение, а на выходе элемента задержки 9 - отрицательное. Запоминающее устройство 4 находится на режиме слежения за изменением выходного сигнала объекта, снимаемого с первого выхода датчика экстремума 3, причем запоминающее устройство 5 работает в режиме запоминания того же сигнала. После прохождения промежуточного максимума характеристика объекта на выход запоминающего уст 10 15 20 25 30 35 ройства 5 остается неизменной, а сигнал на втором выходе датчика 3 начинает уменьшаться. В момент эти сигналы сравниваются и компаратор 7 формирует положительный управляющий сигнал КБ-триггера логического элемента 8. Последний переключается и интегратор 1 изменяет направление поиска экстремума объекта на обратное, До изменения полярности напряжения на выходе элемента задержки 9 сохраняются прежние режимы устройств 5 и 6. Время задержки элемента 9 должно быть выбрано так, чтобы при заданной .инерционности объекта переключение запоминающих устройств 4 и 5 произошло позже момента времени, соответствующего наименьшему значению выходного сигнала объекта.Пусть переключение запоминающих устройств 4 и 5 происходит в момент времени Т. Запоминающее устройство 5 работает в режиме слежения, а устройство 6 - в режиме запоминания. В этот же момент Г напряжение на втором выходе датчика 2 сравнивает;ся с напряжением на выходе запоминающего устройства 4 и компаратор 6 вырабатывает управляющий сигнал для ,логического элемента 8, который возвращается в первоначальное состояние. Далее логика функционирования повторяется.Формула изобретенияСистема экстремального регулирования, содержащая интегратор, подключенный выходом к входу объекта регулирования, выход которого через датчик экстремума соединен с входами первого и второго запоминающих устройств, выходы которых подключены к первым входам первого и второго компараторов соответственно, вторые входы первого и второго компараторов соединены с вторыми выходами датчика экстремума, первый и второй входы логического элемента соединены с выходами первого и второго компараторов соответственно, выход логического элемента соединен с входом интегратора, о т л и ч а ю щ а я с я тем, что с целью повышения точности регулирования, в систему введен элемент задержки, а логический элемент реализован на КБ-триггере, причем1290254 выход логического элемента через элемент задержки соединен с управляюФ Составитель П. Кудрявцеведактор А. Гулько Техред Л.Сердюкова Корректор Т, Ко а ком а Производственно-полиграфическое предприятие, г. Ужгород Проектна 7899/44 ВНИИПИ по д 113035, МТираж 864 сударственног ам изобретени ква, Ж, Ра шими входами первого и второго запоминающих устройств. Подписета СССРрытийнаб., д, 4/5