Многофункциональный логический модуль

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) 1,5 Р 4 Н 03 К 19/01 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБРЕТЕНН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ гуль СССР980,СР1984(21) (22) (46) (72) В. А (53) (56) Я 71А Ф 12 3864527/24-2112,03,8530,11.86. Вил. Ю 44В, И. Бенкевич, Л, Б, АМищенко и М, М, Татур681.325.б 5(088.8)Авторское свидетельство928, кл. Н 03 К 19/00,торское свидетельство С3537, кл. Н 03 К 19/00,(57) Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построенияустройств цифровой обработки. Цельизобретения - повышение быстродействия. Устройство содержит элементыИ-НЕ Э и 4, транзисторы 5-7, элементы 8-10 РАВНОЗНАЧНОСТЬ, Реализация элементов И-НЕ 3 и 4 и элементов 8-10 РАВНОЗНАЧНОСТЬ на МОП-транзисторах позволяет увеличить быстродействие модуля в 1,5 раза,табл.,1 ил,Изобретение относится к вычислительной технике и микроэлектронике ипредназначено для построения устройств цифровой обработки.Целью изобретения является повы"шение быстродействия,На чертеже показана структурнаясхема многофункционального логического модуля,Между шинами питания 1 и 2 включены цепочки МОП-транзисторов, образующие первый 3 и второй 4 элементыИ-НЕ на два входа (транзисторы 5-7),первый 8, второй 9 и третий 10 элементы РАВНОЗНАЧНОСТЬ (транзисторы11- 19 и 20-24 соответственно). Каждый элемент И-НЕ выполнен на двухпереключательных 5 и 6 и одном нагрузочном 7 транзисторах, Второй итретий элементы РАВНОЗНАЧНОСТЬ надва входа состоят из последовательно включенного нагрузочного транзистора 20 и двух параллельно включенных ветвей, каждая из которых состоит из последовательно включенных переключательного 21 и второго нагрузочного 24 транзисторов соответственно для одной ветви, и 22 и 23 -для другой ветви. Первый элементРАВНОЗНАЧНОСТЬ на трн входа состоит из четырех переключательных 12-15и пяти нагрузочных 11, 16 - 19 транзисторов. Прямые и инверсные выходы первого и третьего элементов равнозначность являются выходами модуля.Модуль работает следующим образом,На информационные входы 25 и 26 поступают входные переменные Х 1 и Х 2 соответственно, Одновременно на настроечные входы 27 и 28 подаются сигналы настройки И 1 и И 2 соответственно, При этом на выходах устройства 29 - 32 реализуются логические функции в соответствии с приведенной таблицей,Формула изобретенияМногофункциональный логический модуль на МОП-транзисторах, реализующий все логические Функции двух переменных, содержащий два элемента И-НЕ и три элемента РАВНОЗНАЧНОСТЬ и имеющий два информационных и два настроечных входа, первый информационный вход соединен с первым входом первого элемента И-НЕ и с первым1 входом первого элемента РАВНОЗНАЧНОСТЬ, второй информационный входсоединен с первым входом второго.элемента И-НЕ и с первым входом вто рого элемента РАВНОЗНАЧНОСТЬ, первый настроечный вход соединен с вторым входом первого элемента И-НЕ ис вторым входом первого элементаРАВНОЗНАЧНОСТЬ, второй настроечныйвход соединен с вторым входом второго элемента И-НЕ и с вторым входомвторого элемента РАВНОЗНАЧНОСТЬ,о т л и ч а ю щ и й с я тем, что,с целью повышения быстродействия, 15 выходы элементов И"НЕ соединены ссоответствующими входами третьегоэлемента. РАВНОЗНАЧНОСТЬ, а прямойвыход второго элемента РАВНОЗНАЧНОСТЬ соединен с третьим входом 20 первого элемента РАВНОЗНАЧНОСТЬ,прямые и инверсные выходы первого итретьего элемента РАВНОЗНАЧНОСТЬявляются выходами модуля, первый ивторой элемент И"НЕ реализованы на 25 МОП-транзисторах включением цепочки из первого и второго переключательных и первого нагрузочного транзисторов между шинами питания, затворы первого и второго переключатель ных транзисторов являются входамилогического элемента, а затвор нагрузочного транзистора соединен состоком и является выходом логического элемента, второй и третий элементы РАВНОЗНАЧНОСТЬ реализованы наМОП-транзисторах и состоят из последовательно включенного второго нагрузочного транзистора и двух ветвей, которые соединены параллельно, 40 каждая из которых состоит из третьего переключательного и третьего на"груэочного транзисторов, которые соединены последовательно, затвор третьего переключательного транзистооапервой ветви соединен с истокомтретьего переключательного транзис"тора второй ветви и является первымвходом логического элемента, затвортретьего переключательного транзистора второй ветви соединен с истоком третьего переключательного транзистора первой ветви и является вторым входом логического элемента, затзатвор третьего нагрузочного транзистора первой ветви соединен со стоком, затвор третьего нагрузочноготранзистора второй ветви соединенсо стоком и является инверсным выходом логического элемента, а ис1274148 Функции, реализуемые на выходах Сигналы на входах настройки 24 16 17 28 33 Х 1 Х 2 Х 1 ЧХ 2 О Х 2 Х 1 Х 2 Х 1 ЧК 2 Х Х 1 Х 2 Х 1 ЧХ 2 Х 1 О+ Х 2 Х Х 2 Х 1 ЧХ 2 О Х 1 Х 20+ Х 2 Составитель О. СкворцовРедактор 3, Слиган Техред И.Попович Корректор В, Бутяга Заказ 6490/58 Тираж 816 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб д. 4/5 .Подписное Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 ток второго нагрузочного транзистора является прямым выходом логического элемента, а первый элементРАВНОЗНАЧНОСТЬ на три входа реализован на МОП"транзисторах, образован путем последовательного включения между шинами питания четвертого нагруэочного транзистора ичетырех ветвей, которые включеныпараллельно, каждая состоит из четвертого переключательного и пятогонагруэочного транзисторов, которыесоединены последовательно, затворчетвертого переключательного транзистора первой ветви соединен систоком четвертого переключательного транзистора второй ветви и является первым входом логическогоэлемента, затвор переключательного транзистора второй ветви соединен сзатвором четвертого переключательного транзистора четвертой ветвии с истоками четвертых переключательных транзисторов первой и третьей ветви и является вторым входомлогического элемента, затвор четвертого переключательного транзистора третьей ветви соединен с ис током четвертого переключательноготранзистора четвертой ветви и является третьим входом логическогоэлемента, затворы четвертого и пятых нагрузочных транзисторов сое динею с их стоками, исток четвертого нагрузочного транзистора является прямым, а сток пятого нагрузочного транзистора первой ветви -инверсным выходами логическогоэлемента.