Устройство для преобразования цифровых сигналов в аналоговые

(51) 4 Н 03 М 1/66 ОПИСАН ИЗОБ ТЕНИЯ ЕНТУ уп ще о 1 Ы-Яг.аде оГ ТесйРАЗОВАН ЯГОВЫЕя к облас озволяет ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(72) Фритйоф Фон ЗихартШпрингштуббе (РК)(54) УСТРОИСТВО ДЛЯ ПРЕОЦИФРОВЫХ СИГНАЛОВ В АНАЛ(57) Изобретение относитвычислительной техники и юбое 1259968 А 3 ростить устроиство за счет сокрания количества МОП-транзисторов. Ток, поступающий с выхода источника 2 тока на вход и-каскадного делителя тока, делится в каждом каскаде, состоящем из четырех МОП-транзисторов, на две части. Одна часть тока поступает через четвертый МОН-транзистор 1 О на вход следующего более младшего каскада, а другая часть тока, в зависимости от сигнала (отпирающего или запирающего), поданного на транзисторы 7 и 8, поступает либо на инвертирующий вход усилителя 3, либо - на нулевую шину, Токи поступившие на инвертирующий вход усилителя 5, скледываются и преобразуются на его выходе в напряжение, пропорциональное величине входного тока. 1 ил.1259968 2входы переключающих устройств 4 являются шинами входного кода Б, -В,а их первые и вторые выходы соедийены с соответствующими управляющимивходами первого 7 и второго 8 МОПтранзисторов и-каскадного делителя 1 тока.Конструктивно переключающее устройство может быть выполнено, например, на двух поспедовательно включенных инвертирующих ключевых транзисторных каскадах, выход второго иэкоторых является первым выходом, авыход первого - нторым выходом переключающего устройства 4.Устройство работает следующимобразом.Ток, поступающий с выхода источника 2 тока на вход и каскадного делителя 1 тока, делится н каждом каскадена дне части, Одна часть тока поступает через четвертый МОП-транзистор1 О на вход следующего более младшего каскада, а вторая часть тока, взависимости от сигнала (отпирающегоили запирающего), поданного на транзисторы 7 и 8, либо поступает на иивертирующий вход усилителя 3, либо -на нулевую шину. Оставшаяся от делениян последнем каскаде часть тока черезпятый МОП-транзистор 11 поступает нанулевую шину. Токи, поступившие наинвертирующий вход усилителя. 5, складываются и преобразуются на еговыходе н напряжение, пропорциональное величине входного кода. В зависимости от значения кодовой цифрыв знаковом разряде входного кодавыходной ток либо вытекает, либо втекает в источник 2 тока, при этомна выходе устройства формируетсясоответственно отрицательное илиположительное напряжение. Устройство относится к вычислительной технике и может быть использовано в информационно-вычислительных системах, а также для связи вычислительных устройств с аналоговыми 5 объектами управления.Цель изобретения - упрощение устройства за счет сокращения числа МОП-транзисторов.На чертеже приведена функциональная схема устройства.Устройство содержит п-каскадный делительтока типа ВВ, где ив число разрядов цифровых сигналов, выполненный на одинаковых МОП-транзисторах, источник 2 тока, источник 3 напряжения, п переключающих устройств 4, к входу которых подключен выход источника 3 напряжения, и операционный усилитель 5.20 Выход операционного усилителя 5 соединен через резистор б обратной связи с инвертирующим входом и первым выводом 7 МОП-транзистора в каждом каскаде п-каскадного делителя 1 тока. Неинвертирующий вход операционного делителя 5 подключен через второй МОП-транзистор 8 к второму выводу первого МОП-транзистора 7 и.первому выводу третьего МОП-транзистора30 9, второй вывод которого соединен с первым выводом четвертого МОП-транзистора 10 в каждом каскаде и-каскадного делителя 1 тока, Второй вывод четвертого МОП-транзистора 10 соединен с первым ныводом четвертого МОП- транзистора 10 и вторым выводом третьего МОП-транзистора 9 более младшего каскада и-каскадного делителя 1 тока. Выходная шина источника 2 тока подключена к первому выводу четвертого МОП-транзистора 1 О старшего каскада и-каскадного делителятока. Нулевая шина источника 2 тока соединена с первым выводом дополнительного 11 транзистора, второй вывод которого соединен с вторым выводом четвертогоМОП-транзистора младшего каскадаи-каскадного делителя 1 тока, Управляющий вывод дополнительного транзистора 11 объединен с управляющим выводом третьих 9 и четвертых 1 О МОП- транзисторов и подключен к выходу источника 3 управляющего напряже ния. Управляющий вход источника 2 тока соединен с шиной В знакового разряда входного кода. Управляющие Запирающее выходное напряжение переключающего устройства 4 равно ОВ, а отпирающее - выходному напряжению источника 3, которое поддерживает постоянно проводящее состояние транзисторов 9 и 10 н каскадах и дополнительного транзистора 11, Использование в каждом каскаде и-каскадного делителя 1 тока транзистора 9 в постоянно включенном состоянии позволяет преобразовать входной код в напряжение с высокой точностью с помощью достаточно простых средств.Заказ 543/60 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб д, 4/5Производственно-полиграфическое предприятие г. ужгород, ул. Проектная, 4 Формула изобретенияУстройство для преобразования цифровых сигналов в аналоговые, содержащее и-каскадный делитель тока типа ВВ, выполненный на одинаковых МОП-транзисторах, источник тока, источник напряжения, и переключающих устройств, к входу которых подключен выход того же или другого источника такого же напряжения и 10 операционный усилитель, выход кото.рого соединен через резистор обратной связи с инвертирующим входом и первым выводом первого МОП-транзистора в каждом каскаде и-каскадного 15 делителя тока, неинвертирующий вход через второй МОП-транзистор в каждом каскаде и-каскадного делителя тока соединен с первым выводом третьего МОП-транзистора, второй вывод кото рого соединен с первым выводом четвертого МОП-транзистора, второй вывод которого соединен с первым выводом четвертого МОП-транзистора и вторым выводом третьего МОП-тран зистора более младшего каскада и-каскадного делителя тока, выходная шина источника тока подключена к первому выводу четвертого МОП-транзистора самого старшего каскада 30 1-каскадного делителя тока, нулеваяФ 4шина источника тока соединена с первым выводом дополнительного МОП- транзистора, второй нывод которого соединен с вторым выводом четвертого МОП-транзистора самого младшего каскада и-каскадного делителя тока, управляющий нывод которого объединен с управляющими выводами четвертых МОП-транзисторов всех каскадов и-каскадного делителя тока и подключен к шине источника управляющего напряжения, управляющий вход источника тока соединен с шиной знакового разряда входного кода, управляющие входы и переключающих устройств являются шинами входного кода, а первые и вторые выходы каждого переключающего устройства соединены с соответствующими управляющими входами первого и второго МОП-транзисторов соответствующего каскада и-каскадного делителя тока, о т л и - ч а,ю щ е е с я тем, что, с целью его упрощения, в каждом каскаде и-каскадного делителя тока второй вывод первого МОП-транзистора соединен с вторым выводом второго и первым выводом третьего МОП-транзисторов, а управляющий вход третьего МОП-транзистора подключен к шине источника напряжения.