Устройство для извлечения квадратного корня

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 4 А 1 САНИЕ ИЗОБРЕТЕНИЯ .СКОМУ СВИДЕТЕЛЬСТВУ 4 А ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56) Авторское свидетельство СССР Мф 1101818, кл. С 06 Р 7/552, 1982,Авторское свидетельство СССР В 857982, кл. 6 06 Р 7/552, 1980. (54) УСТРОЙСТВО ДНЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ(57) Изобретение относится к цифровой вычислительной технике и может быть использовано в специализированных вычислителях, радиотехнических уст" ройствах и аппаратуре передачи дан-, ных, когда предъявляются требования к быстродействию вычислений при простоте реализации. Целью изобретения является повышение быстродействия и точности эа счет параллельной процедуры выполнения всех операций ивведения нормирования входных чисел.В результате этого устраняется зависимость времени вычисления от разрядности входных чисел. Входноечисло поступает на дешифратор старшей единицы кода аргумента, которыйуправляет процедурой нормированияаргумента в первом блоке сдвига.Блоки памяти нормированной функции,коэффициентов аппроксимации служатдля получения величин, необходимыхдля вычисления умножителя и сумматора аппроксимирующей функции. Значение результата нормируется в обратную сторону во втором блоке сдвигаи записывается в регистр результатас помощью распределителя импульсов1 ил,Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях.Цель изобретения - повышение быстродействия вычислений за счетустранения влияния количества значащих разрядов аргумента на время вычисления и повышение точности засчет нормирования аргументов.На чертеже представлена функциональная схема устройства.Устройство содержит входнойрегистр 1, дешифратор 2 старшей единицы кода аргумента, первый блок 3сдвига, блок 4 памяти нормированнойфункции, блок 5 памяти коэффициентов аппроксимации, умножитель 6,сумматор 7, второй блок 8 сдвига,распределитель 9 импульсов, регистр10 результата.Устройство работает следующимобразом.Входное Н-разрядное число записывается во входной регистр 1 потактовому импульсу, вырабатываемомураспределителем 9 импульсов,С выхода входного регистра 1 ар"гумент поступает на информационныйвход первого блока 3 сдвига. Выходыдешифратора 2 старшей единицы кодааргумента определяют величину сдвига в сторону старших разрядов первого блока 3 сдвига.С выхода первого блока 3 сдвигастаршие ь разрядов (определяющеечисло Х) поступают на блок 4 памятинормированной функции, где выбирается значение в узловой точке У, ==АГХ, где А - постоянный коэффициоент (2 - число узловых точек нормированной функции). Одновременноэти ь разрядов поступают на адресные входы блока 5 памяти коэффициентов аппроксимации и выбираетсякоэффициент наклона аппроксимирующихпрямых. Младшие (Н-ь) разрядов свыхода первого блока 3 сдвига (Н -разрядность аргумента) поступаютна вход первого сомножителя умножителя 6, на другой вход которогопоступает значение К .Для получения функций У=У+КХ используется сумматор 1. С выхода сумматора результат поступает на второй блок 8 сдвига, где осуществляется сдвиг в сторону младших разрядов, причем если блок 3 сдвш а238064сдвигает на 2 Ь разрядов (Ь=1Б/2) в сторону старших разрядов,то блок 8 сдвига осуществляет сдвигна Ь разрядов в сторону младших раз рядов.Значение с выхода блока 8 сдвигапо сигналу от распределителя 9 импульсов записывается в регистр 1 Орезультата. 1 О Устройство для извлечения квадратного корня, содержащее входной регистр, регистр результата, распределитель импульсов, дешифратор старшей единицы кода аргумента и блок памяти нормированной функции, причем вход аргумента .устройства является информационным входом входного регистра, выходы которого соединены с входами дешифратора старшей единицы кода аргумента, выход регистра результата является выходом значения квадратного корня устройства, синхронизирующие входы входного регистра и регистра результата соединены с первым и вторым выходами распределителя импульсов соответственно, о т л и ч а - ю щ е е с я тем, что, с целью повы" щения быстродействия за счет устранения влияния количества значащих разрядов аргумента на время вычисления, в него дополнительно введены два блока сдвига, блок памяти коэффициентов аппроксимации, умножитель и сумматор, причем выходы разрядов входного регистра соединены с информационными входами первого блока сдвига, выходы ь старших разрядов которого (где 2 " - число узловых точек аппроксимации нормированной функции) соединены с адресными входами блока памяти нормированной функции, выходы Н- ь младших разрядов первого блока сдвига (где Н - разрядность аргумента) соединены с входом первого сомножителя умножителя, вход второго сомножителя которого соединен с выходами блока памяти коэффициентов аппроксимации, адресные входы которого соединены с выходами ь старших разрядов первого блока сдвига, выход умножителя соединен с первым информационным входом сумматора, второй информационный вход которого соединен с выходом блока памяти нормированной функции, выход сумматора соединен с ин 15 20 25 30 35 40 45 50 55 Формула изобретения1238064 Составитель С.Куликовтин Техред Х.Ходанич Редакт рректор В.Бутяга одписноемитета СССР 92/4 Тираж 671 ВНИИПИ Государственного по делам изобретений 13035, Москва, Ж, Раушсак открытийя наб., д.4/5 роиэводственно-полиграфическое предприятие, г.ужгород, ул.Проектная,формационным входом второго блокавеличины сдвига, входы сдвига которого соединены с выходами дешифраторастаршей единицы кода аргумента и с входами величины сдвига второгоблока сдвига, выход которого соединенс информационным входом регистрарезультата,