Аналого-цифровой преобразователь

(5 )М. Кл,Н 03 К 13/17 ааударатнанный камнтет СР па далаи нзабретеннй н аткрытнй(72) Авторы изобретения А.В.Жуков, В.Н.Махов и Н.Н.Мельни Уральский ордена Трудового Красного 3 политехнический институт им. С.М. Кир(7 ) Заявитель менит Йьс 4 н(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к радиотехнике и предназначено для использования в спектрометрии ионизирующих излучений, а также для измерения парамет"ров других быстропротекающих процессов,5Известен аналого-циФровой преобразователь, содержащий ключ, выход которого через интегратор соединен совходами блоков сравнения, выходы ко"торых соединены со входами блока управления, управляющие выходы которыхсоединены со входами ключей, выходы соединены со входами счетчика, ачастотный вход соединен с выходомгенератора опорной частоты 11),15Недостатки устройства - низкие точность преобразования и быстродействие и ограниченные функциональные возможности,20Известен аналого-циФровой преобразователь, содержащий входной формирователь, выход которого соединенчерез коммутатор и сумматор со входом преобразователя аналог-адрес, аналоговый выход которого через блокзадержки и формирования остатка подключен к коммутатору, а адресные выходы соединены со входами процессора, выход которого подключен ко входу блока вывода информации, а входыданных через счетчик соединены с логическим выходом блока эталонов,аналоговый выход которого подключенко второму входу сумматора, выходыблока управления соединены с управляющими входами всех блоков, а входы подключены к соответствующим выходам входного формирователя и процессора 2 ),Недостатки известного устройстванизкие точность преобразования ибыстродействие, ограниченные функциональные возможности.Цель изобретения " повышение точности преобразования, быстродействияи расширение функциональных возможностей.89486Указанная цель достигается тем,что в аналого-цифровой преобразователь, содержащий блок эталонов, аналоговый выход которого соединен саналоговым входом интегратора, адрес"ные выходи преобразователя аналогадрес через процессор подключены кинформационным входам блока выводаинформации, логический выход соеди.нен с первым входом блока управления, 0второй вход которого подключен клогическому выходу входного формирователя, а десять управляющих выходовблока управления соединены соответственно с тремя управляющими входамивходного формирователя, двумя управляющими входами процессора, управляющим входом интегратора преобразователя аналог-адрес, блока вывода информации, счетчика, блока эталонов, введены блок эталонной длительности,блок выделения кода эталона, причемвход блока эталонной длительности соединен с одиннадцатым управляющим выходом блока управления, а выход черезвходной Формирователь соединен с ана"логовым выходом блока эталонов, выходинтегратора подключен к аналоговымвходам преобразователя аналог-адрес,входы данных блока выделения кодаЗоэталона соединены с выходами счетчика, выходы данных подключены ко входам данных процессора, входы управле"ния соединены с двенадцатым и тринадцатым управляющими выходами блокауправления, логический вход соединенс логическим выходом блока эталонов,а логический выход подключен к счетному входу счетчика, аналоговый выходпреобразователя аналог-адрес соединенсо входом остатка входного формиро"вателя, введен блок коррекции, входыкоторого подключены к выходам коррек"ции процессора и блока управления,а и выходов соединены с и входамикоррекции преобразователя аналог-адрес, введен блок опорного уровня,выход которого подключен к опорномувходу входного формирователя.На чертеже приведена структурнаяэлектрическая схема устройства, 50Устройство содержит входной блоканалоговый коммутатор 2, интегратор 3, задающий генератор 4, генератор 5 эталонного тока, блок 6 синхронизации и ключ 7, указанные блоки 55образуют блок 8 эталонов, счетчик 9,преобразующие блоки 10"1 и 10- 6 совместно с блоком 11 выделения адреса 0 4обьединены в преобразователь 12аналог-адрес, запоминающее устройство 13 и арифметическое устройство14 образуют процессор 15, блок 16вывода информации, блок 17 управления, блок 18 задержки и формирования остатка совместно со входнымблоком 1 и аналоговым коммутатором2 образуют входной формирователь 19,блок 20 эталонной длительности, счетчик 21 и два цифровых коммутатора22 и 23 обьединены в блок 24 выделения кода эталона, который устраняет неоднозначность считывания информации в запоминающее устройство,для коррекции характеристик преобразователя 12 служит блок 25 коррекции. Блок 26 опорного уровня используется в режиме преобразования интервалов времени,Суммирование измеряемого и эталон"ного сигналов производится на входеинтегратора 3. При этом измеряемыйи эталонный сигналы проходят черезинтегратор 3, что позволяет практически устранить влияние нелинейности интегратора и его дрейфов наточность преобразования, особеннопри малом числе циклов кодирования.Снижение требований к интегратору 3позволяет поднять частоту задающегогенератора 4 (при сохранении точности преобразования) и тем самымувеличить быстродействие. Для того,чтобы точность преобразования независела от длительности измеряемыхсигналов, вводится блок 20 эталонной длительности, который обеспечивает открывание аналогового коммутатора 2 на промежуток времениДля увеличения быстродействия пре"образующие блоки 10- 1 - 10- 1 соединяются параллельно. В этом случае .время преобразования сигнала преобразователем 12 будет равно временипреобразования й одного каскада,В качестве быстродействующих преоб"разующих каскадов можно использоватькомпараторы, у которых входы одногознака соединены с выходом интегратора, а потенциалы других входов задаются резистивным делителем напряже"ния. Для того, чтобы уровни квантования преобразователя 12 не изменялись на значительную величину в зависимости от температуры и времени, их корректируют с помощью Ьлока 25.894860 5Введение блока 24 выделения кодаэталона обусловлено трудностями вобеспечении записи без сбоев кода сосчетчика 9 в запоминающее устройство 13 при высокой частоте задающего югенератора. Поэтому предлагают в момент изменения кода адреса счетчика останавливать и считывать с негоинформацию после того, как код наего выходах полностью установится, 0а импульсы задающего генератора вэто время считать дополнительнымсчетчиком 21. Цифровые коммутаторы22 и 23 обеспечивают подключениевыходов и входов счетчиков ко входам фданных процессора 15 и логическомувыходу блока 8 эталонов. Применениеблока выделения кода эталонов позволяет повысить частоту задающего генератора 4, устранить сбои при записи кода со счетчика 9 в запоминающее устройство 13, применять простыеасинхронные счетчики и менее быстродействующее запоминающее устройство.Предлагаемая структура АЦП позволя-ет измерять интервапы времени, еслина вход аналогового коммутатора 2подавать эталонное напряжение с блока опорного уровня 26, а на вход измерения блока эталонной длительности ЗО20 - измеряемый временной интервал.Устройство имеет несколько режимов работы - коррекции и измерения,В исходном состоянии счетчики 9и 21 обнулены, блок 8 эталонов отключен, емкость интегратора 3 разряжена,В режиме коррекции синхронно с им"пульсами задающего генератора 4 включается блок 8 эталонов, и на вход интегратора 3 подается эталонный ток.На входы преобразователя 12 аналогадрес с выхода интегратора 3 подается изменяющееся напряжение, а насчетчик 9 импульсы с задающего генератора 4 через пропускатель 7 и цифровой коммутатор 23. В моменты, когдакод на выходе преобразователя аналог-адрес изменится на единицу, синхронно с задающим генератором 4 цифровой коммутатор 23 переключает импульсы с задающего генератора 4 навход дополнительного счетчика 21.В запоминающее устройство 13 черезцифровой коммутатор 22 записывается55код со счетчика 9, и счетчик 9 обнуляется. При следующем изменении кодана выходе преобразователя 12 аналог " адрес к задающему генератору подключается счетчик 9, а с дополнительного счетчика 21 информация записывается в запоминающее устройство 13 и т.д.Таким образом, в режиме коррекции в запоминающее устройство 13 будут записаны и точных значений шагов квантования И преобразовате 1ля 12 аналог - адрес, В зависимости от конкретного исполнения процес" сора 15 возможно в режиме коррекции вычисление значений уровней кван1тования М 1= Я Й 1, где М 1 -а-ныйФ=1шаг квантования, и запись йх в эапоминающее устройство 13, Значения М могут быть получены и непосредствен" но, если применяется блок 24 выделения кода эталона, построенный по другой схеме.В режиме измерения напряжения вход ной сигнал 01 подается через входной формирователь 19 на вход интегратора 3 в течение фиксированного интервала времени Ь й -г,определяемого блоком 20, По истечении времени дй- на выходе преобразователя 12 устанавливается адрес 1- 1, соответствующий напряжению на выходе интегратора 3 О . Блок 17 включает синхронно с задающим генератором 4 блок 8,и проис ходит интегрирование эталонного тока и счет импульсов на счетчиках 9 и 21 также, как и в режиме коррекции. В момент изменения кода на выходе преобразователя 12 с 1-1 на 1 блок 17 управления выключает блок 8. На счет" чике 9 или 21 устанавливается код М Цифровой эквивалент М для входного сигнала О 1, определяется арифметическим устройством 14 по формуле М 1 =1М- М , где Мв зависимости от того, как проведен режим коррекции, либо извлекается из запоминающего уст. ройства 13 в соответствии с 1-тым адресом, либо вычисляется арифметическим устройством 14 по формуле М- = 2 М, где М- цифровой эквиваленте-. яв" го ша га квантования, из велеченный из запоминающего устройства 13 в соответствии с адресом щ.Время преобразования складывается из времени а Ти времени досчета й , необходимого для получения кода М на счетчике 9. При этом время работы цифровой части после получения кода Мможно не учитывать, так как аналоговые блоки в это время уже могут обрабатывать следующий входной сигнал.894860 20 45 Для увеличения точности преобразования при использовании преобразователя 12 аналог-адрес, в которомвыделяется остаток (например, преобразующие каскады выполнены как огра 5ничители по амплитуде снизу), режимкоррекции производится аналогично.После окончания первого цикла преобразования в режиме измерения остаток через блок 18 и аналоговый коммутатор 2 подается на интегратор 3в течение времени ь й т , задаваемогоблоком 20. Затем проводится второйцикл преобразования аналогично первому и так далее, Для вычисления цифрового эквивалента Н 1 входной величины 01 используются числа Я-Ки И 1полученные в Е циклах.В некоторых случаях целесообразнее в процессоре 15 использоватьпостоянное запоминающее устройствои производить цифро-аналоговую коррекцию преобразователя аналог-адрес.Тогда в режиме коррекции при измене",нии кода на выходе преобразователя 12с 1-1 на 1 в арифметическом устройстве 14 происходит сравнение числа, записанного в постоянном запоминающем устройстве 13 по 1-тому адресу с числом, находящимся в данныйзомомент на счетчике 9. В зависимостиот знака разности этих чисел блок 25изменяет 1-тый уровень квантованияв преобразователе 12,Для преобразования интервалов времени в цифровой код на время дейст"вия измеряемого временного интервала,подаваемого на вход блока 20, открывается входной формирователь 19, и интегрируется напряжение, задаваемоеблоком 26.40В результате повышается точность,быстродействие и расширяются функциональные возможности устройства,формула изобретения 1. Аналого-циФровой преобразователь, содержащий блок эталонов, ана о логовый выход которогосоединен с аналоговым входом интегратора, адресные выходы преобразователя аналог-адрес через процессор подключены к информационным входам блока вывода информа ции, логический выход соединен с первым входом блока управления, второй вход которого подключен к логическому выходу входного формирователя,а десять управляющих выходов блокауправления соединены соответственнос тремя управляющими входами входного формирователя, двумя управляющимивходами процессора, управляющимвходом интегратора, преобразователяаналог-адрес, блока вывода информации, счетчика, блока эталонов, о тл и ч а ю щ и Й с я тем, что,с целью повышения точности преобразования, быстродействия и расширенияфункциональных возможностей, введеныблок эталонной длительности, блоквыделения кода эталона, причем входблока эталонной длительности соединенс одиннадцатым управляющим выходомблока управления,а выход через входной формирователь соединен с аналоговымвыходом блока эталонов, выход интегратора подключен к аналоговым входам преобразователя аналог-адрес,входы данных блока выделения кодаэталона соединены с выходами счетчика, выходы данных подключены ковходам данных процессора, входыуправления соединены с двенадцатыми тринадцатым управляющими выходамиблока управления, логический входсоединен с логическим выходом блокаэталонов, а логический выход подключен к счетному входу счетчика.2. Устройство по и. 1, о т л и ч аю щ е е с я тем, что аналоговыйвыход преобразователя аналог-адрессоединен со входом остатка входногоформирователя.3. Устройство по пп.1 и 2, о т л ич а ю щ е е с я тем, что введен блоккоррекции, входы которого подключенык выходам коррекции процессора и блока управления, а и выходов соединеныс и входами коррекции преобразователя.аналог-адрес.4. Устройство по пп.1-3, о т л ич а ю щ е е с я тем, что введен блокопорного уровня, выход которого подключен к опорному входу входного формирователя.Источники информации,принятые во внимание при экспертизе1. Шляндин В.И. Цифровые электроизмерительные приборы, И., "Энергия",1972, с. 161,2. Авторское свидетельство СССРпо заявке Ю 2784560/18-21,Н 03 К 13/17 за 1979, по которой принято решение о выдаче авторскогосвидетельства (прототип).89860 Редактор И.Ковальчу Заказ 1 о писн Филиал ППП "Патент", г. Ужгород, ул, Проектная,7/86 Ти ВНИИПИ Государст по делам иэобре 113035, Иосква, Составитель А.Волков ехред 3, Фанта Корректор М.Коста аж 991 П д енного комитета СССРениц и открытий