Конвейерное устройство для деления интерационного типа

)4 06 Р 7/5 ЕТЕЛЬСТ АВТОРСКОМ вход которог единен с выходом ножения, о т л и второго блока ч а ю щ е е с сокращения обо жит шифратор и ния и суммиров к ство СССР1975А.И. Ариф. одеиству 1970,с выход дом чет вторым умножес вхоия ия до дом тр полнит соедин а умн ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ САНИЕ ИЗОБР(56) 1. Авторское свидетелМ 602944, кл. С 06 Р 7/52,2, Гаврилов Ю.В Пучкометические устройства быстющих ЭЦВМ. М., Сов.Радио"с. 221-224 (прототип).(54)(57) КОНВЕЙЕРНОЕ УСТРОЙСТВО ДЛЯДЕЛЕНИЯ ИТЕРАЦИОННОГО ТИПА, включающее регистры делимого, делителя ирезультата, три блока формированиядополнительного кода, пять блоковумножения, причем первый вход первого блока умножения соединен с входомпервого блока формирования дополчительного кода, выход которого соединен с первым входом второго блокаумножения и вторым входом первогоблока умножения, выход которого соединен с первым входом третьего блока умножения и входом второго блокаформирования дополнительного кода,торого соединен с первым вхоертого блока умножения и входом третьего бло ход которого соедин етьего блока формиро льного кода, выход которогон с первым входом пятого бложения, выход и второй вход которого соединены соответственно свходом регистра результата и выходочетвертого блока умножения, второй тем,что, с целью удования, оно содердва блока формирования кратных, каждый из которых содержит сумматор с сохранением переносов, сумматор с распространением переносов и четыре коммутатора кратного, причем выход старших разрядов регистра делителя оединен с входом шифратора, выходы которого соединены с управляющими входами соответствующих коммутаторов кратных первого и второго блоков формирования и суммирования кратных, информационные входы которых соедины соответственно с выходами р гистров делителя и делимого, выходысумматоров с расгространением переносов первого и второго блоков формирования и суммирования кратныхсоединены соответственно с первымвходом первого блока умножения ивторым входом второго блока умножения, а также в каждом из блоков формирования и суммирования кратных выходы коммутаторов кратного соединеныс соответствующими входами слагаемыхсумматора с сохранением переносов,выходы сумм и переносов которого соединены соответственно с входом перво.го и второго слагаемых сумматора сраспространением переносов, входыпереноса сумматора с сохранением переносов соединены соответственно суправляющими входами коммутаторовкратного с первого по третий.1 11793Изобретение относится к автоматике и вычислительной технике.и предназначено для использования в цифровых арифметических устройствах.Известно устройство для деления, использующее итерационные методы, содержащее два регистра операндов, регистр результата, блок памяти, дешифратор, формирователь кратных, пирамидальный конвейерный умножитель, 10 преобразователь в дополнительный код Г 1 .Данное устройство использует метод приведения делителя к единице. Недостатком его является низкое быст родействие.Наиболее близким к изобретению по технической сущности является устрой. ство для деления, содержащее регистры делимого, делителя и результата, семь блоков умножения, три преобразо. вателя в дополнительный код, блок памяти, причем выходы старших разрядов делителя соединены с адресным входом блока памяти, выход которого соединен с первыми входами первого и второго блоков умножения, вторые входы которых соединены соответственно с выходами регистра делимого и делителя, выход второго блока умножения соединен с входом первого преобразователя в дополнительный код, выход которого соединен с первыми входами третьего и четв ртого блока умножения, вторые входы которых соединены соответственно с выходами первого и второго блоков умножения, выход четвертого блока умножения соединен с входом второго преобразователя в дополнительный код, выход которого сое 40 динен с первыми входами пятого и шес того блоков умножения, вторые входы которых соединены соответственно с выходами третьего и четвертого блоков умножения, выход шестого блока45 умножения соединен со входом третье.го преобразователя в дополнительный код, выход которого соединен с первым входом седьмого блока умножения, второй вход и выход которого соединены соответственно с выходами пятого50 блока умножения и входом регистра результата 2 .Недостатком данного устройства является то, что определение начального приближения к обратной величине аргумента (делителя) с использова нием таблицы данных требует дополнительного оборудования на хранение 21 гтабличных данных, на перезапоминание значения делителя и делимого для последующего их умножения на значение, полученное из таблицы начального приближения к обратной величине делителя.Целью изобретения является сокращение оборудования. Поставленная цель достигается тем, что конвейерное устройство для деления итерационного типа, содержащее регистры делимого, делителя и результата,. три блока формирования дополнительного кода, пять блоков умножения, причем первый вход первого блока умножения соединен с входом первого блока формирования дополнительного кода, выход которого соединен с первым входом второго блока умножения и вторым входом первого блока умножения, выход которого соединен с первым входом третьего блока умножения и входом второго блока формирования дополнительного кода,выход которого соединен с первым входом четвертого блока умножения и вторым входом третьего .блока умножения, выход которого соединен с входом третьего блока формирования дополнительного кода, выход которого соединен с первым входом пятого блока умножения, выход и второй вход которого соединены соответственно с входом регистра результата и выходом четвертого блока умножения, второй вход которого соединен с выходом второго блока умножения, содержит также шифратор и два блока формирования и суммирования кратных, каждый из которых содержит сумматор с сохранением переносов, сумматор с распространением переносов и четыре коммутатора кратного, причем выход старших разрядов регистра делителя соединен со входом шифратора, выходы которого соединены с управляющими входами соответствующих коммутаторов кратных первого и второго блоков формирования и суммирования кратных, информационные входы которых соединены соответственно с выходами регистров делителя и делимого, выходы сумматоров с распространением переносов первого и второго олоков формирования и суммирования кратных соединены соответственно с первым входом первого блока умножения и вторым входом второго бло21 +АВе:Д + А В СД ПН 2 = А В +АВСД + ВСДЕ 11793 ка умножения, а также в каждом из блоков формирования и суммирования кратных выходы коммутаторов кратного соединены с соответствующими входами слагаемых сумматора с сохранением переносов, выходы сумм и переносов которого соединены соответственно с входом первого и второго слагаемых сумматора с распространением переносов, входы переноса сумма тора с сохранением переносов соединены соответственно с управляющими входами коммутаторов кратного с первого по третий.На фиг.1 представлена схема кон вейерного устройства для деления итерационного типа, на фиг.2 - схема блока формирования и суммирования кратных.Конвейерное устройство для деления 20 итерационного типа содержит регистр 1 делителя, регистр 2 делимого, шифратор 3, блоки 4 и 5 формирования и суммирования кратных, блоки 6-10 умножения, блоки 11-13 формирования 25 дополнительного кода, регистр 14 результата.Блок формирования и суммирования кратных содержит коммутаторы 15-18 кратных, сумматор 19 с сохранением З 0 ,переносов, сумматор 20 с распространением переносов, информационный вход 21, управляющие входы 22, выход 23.Шифратор 3 реализуется согласно следующим уравнениям, в которых А, В, С, Э, Е, Р - шесть старших разрядов делителя, НСД - "нет сдвига", СД - "сдвиг", ПП-"прямая передача".Первый выход шифратора 3; СД 1=(А+В+С+Д+Е) (А+В+Д+ Р+Д Р) (А Е + В Д + В Е + А Д Е) (А + В С + + С Д + С Д) (В + Е + Р) (С + Р + +АД)НСД 1= А В С Д + В С Д Е ++АВСЕ+СДР+АВСР+АВДР+ + АВ СД Р+ В С Е Р+ Ае, Е Р+. +АВ СЕ Р+АВДЕПП= (СА Р + Е Р + А Р Е) (В Д Е + + Е Е + В Д Е + В Г Р) (А В С) 50 (А ( Р) (А Е Р 1 (А В Д Е) (А В С Е) (А С Д Р) (А В С Р) Второй выход шифратора 3:СД 2 = (АВ+АС+СДЕ+СД) 551+ВСДР+ВСДР+ Третий выход шифратора 3:СДЗ = А В С + А В Д + А В ЕНСДЗ = А В + В С + В Е Д + В Д Р ++ А С Д Е + А С Д ЕППЗ = А + ВС + ВДЕ Четвертый выход шифратора 3:СД 4 = А В + А С Ц + А С ЕНСД 4 = СД 4 Конвейерное устройство для деления итерационного типа работает сле" дующим образом. На регистры 1 и 2 заносятся соответственно делитель и делимое.Шесть старших разрядов делителя поступают на шифратор 3, где в соответ. ствии с приведенными уравнениями формируются сигналы, управляющие формированием кратных.При помощи управляющих сигналов СД, НСД, ПП в коммутаторах 15-17 бло ка 4 формируются соответственно первое, второе и третье кратное делителю числа, а в коммутаторах 15-17 бло ка 5 формируются соответственно первое, второе и третье кратное делимому числа. При помощи управляющих сигналов СД 4 и НСД 4 в коммутаторах 18 блоков 4 и 5 формируются четвертое кратное делителю и делимому числа. Коммутаторы 15-18 кратного выполняют при сигналах ПП, ПП, НСД, СД на управляющих входах передачу информации с информационного зхода на выход соответственно прямо, инверсно, без сдвига и со сдвигом на один разряд. Сформированные четыре кратные делителю числа суммируются в дополнитель ном коде на сумматоре 19 с сохранением переносов блока 4, при этом сигналы ПП для первых трех кратных выполняют роль единицы дополнительного кода, поступающей на вход переноса сумматора, Аналогично суммируются четыре кратные делимому числа в блоке 5. После сложения результатов с сумматоров 19 с сохранением переносов на сумматорах 20 с распространением переносов образуются результаты первой итерации деления (ДТ 1). В результате первой итерации в старшихразрядах ДТ 1 - шесть нулей либо шесть единиц,Во второй итерации в блоке 11 Формирования дополнительного кода от 12 старших разрядов ДХ 1 (не считая первого) формируется дополнительный код, на который в блоках б и 7 умножаются ДТ 1 и результат первой итерации преобразования делимого (ДМ 1), в результате чего образуются новые значения ДТ 2 и ДМ 2, причем ДТ 2 содержит после первого разряда 12 нулей или единиц.В третьей итерации в блоке 12 Формирования дополнительного кода от 24 старших разрядов ДТ 2 (не считая первого) формируется дополнительный код, на который в блоках 8 и 9 умножаются ДТ 2 и ДМ 2, в результате чего образуются новые значения ДТЗ и ДМЗ, причем ДТЗ содержит после первого разряда 24 нуля или единиць.В четвертой итерации в блоке 13 формирования дополнительного кода Формируется дополнительный код, на который в блоке 10 умножается ДМЗ и результат умножения записывается в регистр 14 результата, ДТЗ при этомна дополнительный код не умножается, так как результат умножения заранее известен и имеет значение равное единице., -а делимое после четвертой итерации - значение частного от де 10 ления исходных чисел. По сравнению с прототипом изобретение не имеет затрат на оборудование, необходимое для блока односто ронней памяти, используемого в устройстве-прототипе. В результате этого отпадает необходимость в перезапоминании значений множимого и множителядля перемножения их на значение, по лученное из блока односторонней памяти в процессе второй итерации. В результате этого не только уменьшается оборудование, необходимое для хранения чисел и перезапоминания значе ний делителя и делимого, но и сокращается на одну итерацию процесс деления.