Сумматор по модулю два

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 6% (И) за) 6 06 Р 7/385ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОМР 11 ТИЙОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУюВ Фф(56) 1,:Паперков А,А.Логические,основы цифровых, машин и програмирование, М., "Наука", 1965, с.106,рис, 6.4.2. Авторское свидетельство СССРВ 681429, кл.С 06 Р 7/385, 1975(прототип),(54)(57) СУММАТОР ПО МОДУЛ 10 ДВА, содержащий элемент И, элемент И-НЕ и элемент задержки, причем первый и второй входы элемента И-,НЕ являются соответственно первым и вторым входами сумматора, выход элемента задержки соединен с первым входом элемента И, второй вход которого ивход элемента задержки объединены,о т л и ч а ю щ и й с я тем, что, сцелью повышения достоверности работы, в него введены элемент ИЛИ-НЕ,узел дифференцирования, расширительимпульсов и формирователь импульсов,причем первый и второй входы элемен- .та ИЛИ-НЕ соединены соответственнос первым и вторым входами элементаИ-НЕ, выход которого соединен с входом расширителя импульсов, выход которого соединенс вторым входом элемента И, третий вход которого соединен с выходом узла дифференцирования, вход которого соединен с выходом элемента ИЛИ-НЕ, выход элементаИ соединен с входом формирователяимпульсов, выход которого являетсявыходом сумматора.динены соответственно с первым и вторым входами элемента И-НЕ, выход которого соединен с входом расширителя импульсов, выход которого соединен с вторым входом элемента И, третий вход которого соединен с выходом узла дифференцирования, вход которого соединен с выходом элемента ИПИ-НЕ, выход элемента И соединен с входом формирователя импульсов, выход которого является выходом сумматора,На фиг, 1 приведена функциональная схема сумматора; на фиг. 2 - временная диаграмма работы сумматора.Сумматор по модулю два, изображенный (фиг.1) содержит элемент ИЛИ-НЕ 1, элемент И-НЕ 2, расширитель 3 импульсов, элемент 4 задержки, узел 5 дифференцирования, элемент И 6, формирователь 7 импульсов.Сумматор по модулю два работает следующим образом.Длительность сигнала (фиг.),поступающего с выхода элемента ИЛИ-НЕ 1 на суммарной длительности информационных сигналов О, 5, Запрещающий сигнал г, поступающий с выхода элементаИ-НЕ 2 на вход расширителя 3, имеетдлительность совпадающих частей информационных сигналов, Благодаря задер:жанномусигналу 6 , проходящему через элемент 4 задержки .на первый входэлемента И Ь, сигналу Ф, проходящемуна третий вход. элемента И 6, устраняются ложные сигналы, вызываемые рассогласованием задних и .переднихфронтов информационных сигналов.Расширитель 3 и элемент 4 задержкипостроены таким образом, что суммарная длительность сигналов. с их выходов равна сумме максимальных длительностей входных информационных сигналов. Выход элемента И 6 подключен квходу формирователя 7 импульсов, выход которогсь является выходом сумматора по модулю два.1 Из временной диаграммы. (фиг. 2) видно, что достоверная работа предлагаемого сумматора сохраняется при рассогласовании во времени входных сигналов на величину, равную длитель. ности входного сигнала, что в два раза превосходит максимально допустимое рассогласование известного сумматора.1 1 1117633 2Изобретение относится к вычислительной технике и может быть использовано в импульсных и логических схемах различного назначения,Известен сумматор по модулю два,содержащий элементы И-НЕ, И, ИЛИ,причем первый и второй входы элементов И-НЕ, ИЛИ подключены соответственно к первому и второму информационным входам сумматора по модулю Одва, выходы элементов И-НЕ, ИЛИ - кпервому и второму входам элементаи ЯНедостатком сумматора являетсясравнительно низкая достоверностьфункционирования.Наиболее близким к предлагаемомуявляется сумматор по модулю два, содержащий элементы И-НЕ, И, ИЛИ, дополнительный элемент И и два элемента задержки, причем первый и второйвходы элементов И-НЕ, ИПИ подключены соотвественно к первому и второму информационным входам сумматорапо модулю два, выходы элемейтов 25 на вход узла 5 дифференцирования, равИ-НЕ, ИЛИ - к первому и второму входам элемента И, выход элемента И-НЕподключен к первому входу дополнительного элемента И и через первыйэлемент задержки к третьему входу ЗОэлемента И, выход которого через второй элемент задержки подключен к второму входу дополнительного элементаИ, выход которого является выходомсумматора по модулю два 2Недостатком известного устройстваявляется низкая надежность работыв условиях значительного искажениявременного положения входных сигналов, что приводит к появлению ложных 4 Овыходных сигналов.Цель изобретения - повышение достоверности работы сумматора.Поставленная цель достигается,тем,что в сумматор по модулю два, содержащий элемент И, элемент И-НЕ и элемент задержки, причем первый и второй входы элемента И-НЕ являютсясоотвественно первым и вторым входами сумматора, выход элемента задержОки соединен с первым входом элемента И, второй вход которого и входэлемента задержки объединены, введены элемент ИПИ-НЕ, узел дифференцирования, расширитель импульсов и формирователь импульсов, причем первыйи второй входы элемента ИЛИ-НЕ сое111/б 33 Составитель В.Гречнев Техред М.Тепер КорректорА.Зимокосовт Редактор Е,Лушникова Подписное Филиал ППП "Патент", г,ужгород, ул.Проектная , 4 Заказ 722/33 Тираж 698ВНИИПИ Государственногб комитета СССРпо делам изобретенайи открытий113035, Москва, Ж, Раушская наб д.4/5