Буферный логический элемент и л типа

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(22) Заявлено 25.06. 81 (21) 3307097/18-21с присоединением заявки Мо(23) ПриоритетОпубликовано 07.12,82. Бюллетень Мо 45Дата опубликования описания 07. 12. 82 И М. Кл.з Н 03 К 19/091 Государственный комитет СССР по делам изобретений и открытийЛ.К. Самойлов, Ю.И. Рогоэов и С,П. Тяжкун,(72) Авторыизобретения Таганрогский радиотехнический институт"имБ.Д, Калмыкова(54) БУФЕРНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ И Л-ТИПА Изобретение относится к микроэлектронике и может быть использовано для обеспечения согласовани по логическому уровню микросхем И Л-типа с микросхемами ТТЛ, ДТЛ и т.д.Известен выходной каскад цифрового логического элемента, изготовленного методом интегральной технологии и использованием инжекции, содержащий три и-р-и-транзистора и два резистора. Первый многоколлекторный и - р-и-транзистор является усилителем тока, первый коллектор второго и-р-и-транзистора соединен с базой третьего п-р-и-транзистора и первым выводом резистора, второй вывод которого соединен с источником питания и выводом второго резистора, второй вывод последнего соединен с коллектором третьего п-р-п-транзистора, эмиттер которого соединен с вторым коллектором второго и-р-и-транзистора и выходной шиной (1. При изменении полярности входного сигнала второй транзистор закрывается, третий - открывается. При этом нагрузочная способность устройства ограничивается резистором в цепи третьего транзистора. Уменьшение этого резистора приводит к увеличению потребляемой мощности в режиме короткого замыкания. Кроме того, наличиерезисторов в схеме увеличивает площадь, занимаемую устройством на кристаллеНаиболее близким к предлагаемомуявляется устройство согласованияуровня выходного сигнала И Л-элемен 10 тов содержащее четыре и-р-и-транзистора и три р-п-р-транзистора,причем один из них является источником тока (инжектирующим транзистором) для первого и шестого двухколлекторных и-р-и-транзисторов 2.15Однако величина выходного токаопределяется током базы второго транзистора и его коэффициентом усиленияпо току, что затрудняет изготовление20 выходного каскада, так как в случаеизготовления второго транзистора скоэффициентом усиления по току большим, чем расчетная величина, в режиме короткого замыкания мощность, вы 25 деляемая на нем, превьтпает допустимуювеличину, что может привести к выходу из строя этого транзистора,Таким образом, недостатком известного устройства является низкая нагрузочная способность.Цель Изобретения - повышение нагруэочной способности логического буферного элемента, а также снижение мощности, потребляемой элементов в режиме короткого замыкания.Для достижения поставленной цели 5 в элемент, содержащий четыре и-р-и и три р-п-р-транзистора, причем эмиттеры первого и второго р-и-р-транзисторов соединены с первой шиной питания, коллектор первого р-и-р транзистора соединен с базой первого п-р-п-транзистора, эмиттер которого соединен с первым коллектором второго п-р-п-транзистора, эмиттер которого соединен с шиной нулевого потен циала, с эмиттером третьего и четвертого и-р-и-транзисторов и базой третьего р-п-р-транзистора, эмиттер которого соединен со второй шиной питания, а коллекторы соединены,со- щ ответственно с базами третьего и четвертого п-р-п-транзисторов, первый коллектор четвертого и-р-и-транзистора соединен с базой третьего и-р-птранзистора, первый коллектор которого соединен с базой первого р-и-ртранзистора, база четвертого и-р-птранзистора соединена с входной шиной, ввецены пятый, шестой и-р-и- транзисторы и четвертый р-п-р-тран зистор, база которого соединена с шиной нулевого потенциала, эмиттером пятого и шестого и-р-и-транзисторов база пятого и-р-и-транзистора соединена с коллектором четвертого р-п-ртранзистора, эмиттер которого соединен с первым коллектором третьего р-и-р-транзистора и вторым коллектором четвертого п-р-п-транзистора, третийколлектор которого соединен со вторым коллектором третьего р-и-р транзистора, с базой и вторым коллектором второго .п-р-п-транзистора, база и коллектор второго р-и-р-транзистора объединены с базой первого р-и-р транзистора и коллектором пер вого п-р-п-транзистора, база которого соединена с выходной шиной и коллектором шестого п-р-п-транзистора, база которого соединена с входной шиной, коллектор пятого и-п-транзистора соединен с базой и вторым коллектором третьего и-р-и-транзистора. 50юНа чертеже представлена электрическая принципиальная схема буфернойо логического элемента И Л типа,Элемент содержит первый 1, второй 2, третий 3 р-п-р-транзисторы, первый 4, второй 5, третий б, четвертый 7, пятый 8, шестой 9 и-р-и-транзис торы и четвертый р-п-р-транзистор 10,База четвертого и- р-и-транзистора 7 соединена с входом элемента ИЛ-типа и первым коллектором третьего р-п-р-транзистора 3, первый 65 коллектор четвертого и-р-и-транзистора 7 соединен с эмиттером четвертого р-п-р-транзистора 10 и вторым коллектором третьего р-и-р-транзистора 3. Так как коллектором четвертого р-и-р-транзистора 10 является база пятого и-р-и-транзистора 8, то четвертый р-п-р и пятый и-р-и-транзисторы 10 и 8 образуют логическую схему, выполняющую функцию линии задержки. Второй коллектор четвертого и-р-п-транзистора 7 соединен с третьим коллектором третьего р-п-р-транзистора 3, коллектором пятого и-р-и- транзистора 8, а также с объединенными коллектором и базой. третьего и-р-и транзистора б, второй коллектор третьего и-р-п-транзистора б соединен с базой и коллектором второго р-п-ртранэистора 2, с коллектором первого и-р-и-транзистора 4 и базой первого р-и-р-транзистора 1, эмиттер первого и-р-и-транзистора 4 соединен с первьеи коллектором второго п-р-и-транзистора 5, база которого соединена с вторым коллектором второго и-р-и- транзистора 5, .третьим коллектором четвертого и - р-и-транзистора 7 и четвертым коллектором третьего р-и-ртранзистора 3, база первого и-р-итранэистора 4 объединена с коллекторами первого р-и-р и шестого и-р-и- транзисторов 1,9 и выходной шиной, эмиттеры первого и второго р-и-ртранзисторов 1 и 2 соединены с первым высоковольтным источником питания, база первого и-р-и-транзистора 4 соединена с входной шиной, эмиттер третьего р-и-р-транзистора 3 соединен со вторым источником напряжения.Эмиттеры второго, третьего, четвертого, пятого и шестого и-р-и-транзисторов 5-9 объединены с базами третьего и четвертого р-п-р-транзисторов 3,10 и шиной нулевого потенциала. Логический элемент работает следующим образом.Допустим, на входе элемента находится сигнал 0, В этом случае ток, инжектируемый третьим р-и-ртранзистором 3 в базы четвертого и шестого и-р-и-транзисторов 7 и 9, ответвляется на входную шину, поэта- му четвертый и шестой и-р-и-транзисторы 7 и 9 закрываются, а ток, инжектируемый третьим р-и-р-транзистором 3 в базу пятого и-р-и-транзистора 8 через четвертый р-п-р-транзистор 10, приводит к отпиранию пятого и-р-и-транзистора 8, который через свой коллектор отбирает ток с базы третьего и-р-и-транзистора б, поэтому последний запирается. При этом первые и-р-п и р-и-р-транзисторы 4 и 1 открываются, На выходе элемента появляется потенциал Еснос, который соответствует логической единице.Пятый п-р-и-транзистор 8 представляет собой токовый повторитель, ограничивающий ток через второй р-и-р и первый и-р-и-транзисторы 2 и 4. 5 Использование токового повторителя позволяет исключить из рассматриваемой схемы ограничивающие резисторы, В этом случае через первый и второй и-р-и-транзисторы 4 и 5 протекает ток,10 достаточный для отпирания первого р-п-р-транзистора 1.При изменении значения входного сигнала на логическую единицу открываются четвертый и шестой и-р-и-тран зисторы 7 и 9, Отпирание четвертого и-р-и-транзистора 7 приводит к запиранию пятого ии-транзистора 8, при этом третий и-р-и-транзистор б ,не открывается, так как ток, инжекти руемый третьим р-и-р-транзистором 3 в базу третьего и-р-и-транзистора 6, ранее отбираемый в коллектор пятого и-р-и-транзистора 8, отбирается четвертым и-р-и-транзистором 73 апира ние второго и-р-и-транзистора 5 и отпирание шестого и-р-и-транзистора 9 приводит к запиранию первого и-р-и- транзистора 4, что, в свою очередь, приводит к запиранию р-п-р-транзисто- З 0 ра 1. На выходе логического элемента устанавливается вхом й уровень напряжения Цэпю, соответствующий логическому нулю, при этом разряд емкости нагрузки происходит :ерез открытый транзистор 9При изменении значения входного сигнала с 1 на 0 происходит заряд емкости нагрузки, причем время заряда определяется не только величиной нагрузочкой емкости, но и величи ной тока заряда, т.е. током, который течет через первый р-и-р-транзистор 1. Для увеличения этого тока в момент изменения входного сигнала на короткое время включается третий и-р-и транзистор б, который позволяет задать начальную величину базового тока первого и-р-и-транзистора 1 выше, нежели в стационарном режиме. Ограничение величины этого тока осуществля ется путем использования токового повторителя. Время задания импульса тока в базу третьего и-р-и-транзистора 6 определяется временем переключения четвеРтого р-и-р и пятого и-р-и-тран зисторов 10 и 8. Более высокая нагрузочная способность объясняется следующим. Выходной ток первого р-и-р-транзистора 1 в момент формирования переднего фронта .выходного импульса задается больТаким образом, при установлениина входе элемента И Л-типа логического нуля запираются четвертый и шестой и-р-п-транзисторы 7 и 9, учитывая, .что до этого момента времени пятый и-р-и-транзистор 8 закрыт и ток, инжектируемый третьим р-и-р-транзистором 3, поступает в базу: пятого и-р-и- транзистора 8 через четвертый р-и-р транзистор 10. Следовательно, пятый и-р-и-транзистор 8 открывается с задержкой и в течение времени задержки на базе третьего и-р-и-транзистора б имеется единичный сигнал, который открывает третий и-р-и-транзистор 6. Ток, который течет через третий и-р-и и второй р-п-р-транзисторы б и 2, обеспечивает импульс тока в базу первого р-и-р-транзистора 1, который открывается. Открываются также первый и второй и-р-и-транзисторы 4 и 5. После отпирания пятого и-р-п-транзистора 8 ток, инжектируемый третьим р-и-р-транзистором 3 в базу третьего и-р-и-транзистора б, отбирается в коллектор пятого и-р-и-транзистора 8, при этом третий и-р-и-транзистор б закрывается, однако ток, протекающий через второй р-п-р, первый и второй и-р-п-транзисторы 2,4 и 5, обеспечивает открытое состояние первого и-р-и- транзистора 1.Таким образом, путем формирования тока в базу первого р-и-р транзистора 1 увеличивается ток, протекающий через этот транзистор, а следовательно, увеличивается и нагрузочная способность данного элемента.Немаловажным достоинством предлагаемого элемента является снижение потребляемой мощности в режиме короткого замыкания. Если на выходе элемента имеется Ея-Пи происходит короткое замыкайие, то в первую очередь закрывается первый и-р-и-транзистор 4, поэтому в стационарном режиме через второй р-и-р-транзистор 2 ток не протекает, что приводит к запиранию первого р-и-р-транзистора 1. Если короткое замыкание длительно, то при изменении входного сигнала с 1 на фО открывается третий и-р-и-транзистор 6, что приводит к отпиранию первого р-и-р-транзистора 1 на время, равное максимальному требуемому фронту нарастания выходного сигнала. Поэтому ток, протекающий через первый р-п-р транзистор 1, является импульсным и не может привести к выходу из строя этого транзистора. В случае, если на входе элемента длительное время будет О, то в режиме короткого замыкания мощность, выделяемая на первом р-и-р-транзисторе 1, равна нулю.Таким образом, предлагаемый буферный элемент по сравнению с известным имеет более высокую нагрузочную способность и потребляемая ею мощность в режиме короткого замыкания снижается более чем в 10 раз.шим током коллектора третьего и-р-и= транзистора б, а выходной ток, формирующий вершину импульса, задается значительно меньшим током коллектора второго и-р-и-транзистора 5.Таким образом, первый и-р-и-тран зистор 4 при коротком замыкании не открывается и через первый р-и-ртранэистор 1 протекают импульсы тока со скважностью 10 и более.При такой скважности бескорпусные 0 ,транзисторы и транзисторы в полупроводниковых схемах могут припускать импульсные токи, превышающие постоянцые в 2-5 раэ.Итак, предлагаемый элемент позво ляет увеличить нагрузочную способность по сравнению с известным за счет использования импульсных параметров выходного транзистора. При коротком замыкании такой элемент не толь- о ко не выходит из строя, но и рассеивает меньшую мощность, чем известный. В результате элемент ИЛ-типа отличается более высокой эксплуатацией, надежностью, а большая нагрузочная 25 способность эквивалентна сокращению числа микросхем в цифровой системе, что сказывается на массе, габаритах ,потребляемой мощности, надежности и стоимости системы.30Формула. изобретенияБуферный логический элемент И Л-ти па, содержащий первый, второй и тре 5 тий р-п-р-транзисторы, первый, второй, третий и четвертый и - р-п-транзисторы, причем эмиттеры первого и второго р-и-р-транзисторов соединены с первой шиной питания, коллектор первого р-п-р-транзистора соединен с базой первого и-р-п-транзистора, эмиттер которого соединен с первым коллектором второго п-р-п-транзистора, эмиттер которого соединен с шиной 45 нулевого потенциала, с эмиттером третьего, четвертого и-р-и-транзисторов и базой третьего р-п-р-транзистора, эмиттер которого соединен с второй шиной питания, а коллекторы соединены соответственно с базой третьего и четвертого п-р-п-транзисторов, первый коллектор четвертого и-р-итранэистора соединен с базой третьего п-р-п-транзистора, первый коллектор которого соединен с базой первого р-п-р-транзистора, база четвертого и-р-и-транзистора соединена с входной шиной, о т л и ч а ю щ и й с я тем, что, с целью повышения нагрузочной способности, в него введены пятый, шестой и-р-и-транзисторы и четвертый р-п-р-транзистор, база которого соединена с шиной нулевого потенциала, эмиттером пятого и шестого п-р-п-транзисторов, база пятого и-р-и- транзистора соединена с коллектором четвертого р-п-р-транзистора, эмитуер которого соединен с первым коллектором.третьего р-и-р-транзистора и вторым коллектором четвертого и-р-и- транзистора, третий коллектор которого соединен с вторым коллектором третьего р-п-р-транзистора, с базой и вторым коллектором второго и-р-птранзистора, база и коллектор второго р-п-р-транзистора объединены с базой первого р-и-р-транзистора и коллектором первого п-р-п-транзистора, база которого соединена с выходной шиной и коллектором шестого и-р-и-транзистора, база которого соединена с входной шиной, коллектор пятого и-р-и- транзистора соединен с базой и вторым коллектором третьего п-р-п-транзисф, тора.Источники информации,принятые во внимание при экспертизе1. Патент ФРГ Р 2907597,кл. Н 03 К 19/08, 1979.2. Аваев Н,А, и др. Большие интегральные схемы с инъекционным питанием,М., Советское радио,. 1977,с, 187, рис. 4,20 (прототип) .980289Составитель А. ЯновРедактор М. Рачкулинец Техред А.Бабинец Корректор М. Шароши Заказ 9381/48 Тираж 959 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5лФилиал 1 М 1 П Патент, гУжгород, ул. Проектная, 4