Устройство переменного приоритета

(1% (11) М 59 С ИЗОБРЕТЕНИЯ ПИС ВИДЕТЕЛЬСТ АВТОРСКО ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) 1. Авторское свидетельство СР 746520, кл. С 06 Р 9/46, 1980.2, Авторское свидетельство СССйо заявке 9 3386032/18-24,кл. а 06 У 9/46, 1982 (прототип).(54)(57) УСТРОЙСТВО ПЕРЕМЕННОГО ПРИОРИТЕТА, содержащее циклический регистр сдвига, регистр запросов, триггер направления сдвига, первую группу элементов И, элемент. ИЛИ-НЕ, два элемента И, шифратор, дешифратор, причем первые входы элементов И первой группы соединены с выходами соответствующихразрядов регистра запросов, выходы элементов И первой групПы подсоединены к входам элемента ИЛИ-НЕ и шифратора, выходы которого являются выходами устройства, выход элемента ИЛИ-НЕ соединен с первыми входами первого и второго элементов И, вторые входи которых соединены соответственно с прямым .и инверсным выходами триггера направления сдвига, третьи входы первого и второго элементов И соединены с тактовым входом устройства, выходы первого и второго элементов подсоединены соответственно к первому и второ. - му входам управления сдвигом циклиЪ ческого регистра. сдвига, выходы которого соединены с вторйми входами соответствующих элементов И первой группы, входы регистра запросов являются информационными входами устройства, входы дешифратора являются кодовыми входами устройства, входы триггера направления сдвига являются первым и вторым входами опроса устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит вторую и третью группы элементов И, буферный регистр и два элемента ИЛЙ, причем первые входы элементов И второй груп-. пы соединены с выходами дешифратора, вторые входы элементов И второйгруппы соединены с выходом первого элемента ИЛИ, первый вход которого является входом запуска устройства, второй вход первого элемента ИЛИ свя зан с выходом второго элемента ИЛИ, входы которого соединены с выходами р элементов И третьей группы, первые входы элементов И третьей группы соединены с выходами буферного регистра, вторые входы элементов И третьей группы соединены с соответствующими выходами регистра запросов входы буферного регистра соединены с выходами циклического регистра сдвига, входами которого являются выходы элементов И второй группы, выход второго элемента ИЛИ соединен с входами сброса циклического реги,стра сдвига и буферного регистра.Изобретение относится к вычислительной технике и может найти применение в устройствах прерывания программ аИзвестно устройство, содержащее регистр приоритета, счетчик, блок анализа на нуль счетчика, циклический регистр сдвига, блок анализа на единицу старшего и соответственно младшего разрядов циклического регистра сдвига, блок управления, трйггер направления сдвигов и блок инвертирования содержимого счетчика Г 11.Недостатком данного устройства является низкое быстродействие, которое обусловлено тремя причинами. Во-первых, определение модифицированной части адреса происходит в несколько этапов. Во-вторых, содержимое циклического регистра сдвига во времяопределения модифицированной части адреса портится н перед началом очередного цикла его нужно восстановить В-третьих, запросы, пришедшие во время цикла работы, не могут быть приняты на циклический регистр сдвига.Известно также устройство, содержащее циклический сдвиговый регистр, регистр запросов, триггер направления сдвига, группу элементов И. элемент ИЛИ-НЕ, два элемента И сдвига, шифратор н дешифратор Г 2 3Однако указанное устройство имеет низкую пропускную способность высокоприоритетных запросов.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство переменного приоритета, содержащее циклический регистр сдвига, регистр запросов, триггер направления сдвига, первую группу элементов И, элемент ИЛИ-НЕ, два элемента И, шифратор, дешифратор, причем первые входы элементов , И первой группы соединены с выходамн соответствующих разрядов регистра запросов, выходы элементов И первой группы подсоединены к входам элемента ИЛИ-НЕ и шифратора, выходы которого являются выходами устройства, выход элемента ИЛИ-НЕ соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с прямым и инверсным выходами триггера напав ления сдвига, третьи входы первого и второго элементов И соединены с тактовым входом устройства, выходы первого и второго элементов И подсоединены соответственно к первому и второму входам управления сдвигом циклического регистра сдвига, выходы которого соединены с вторыми входами соответствующих элементов И пер вой, группы, входы регистра запросов являются информационными входами устройства, входы дешифратора являются кодовыми входами устройства,входы триггера направления сдвигаявляются первым н вторым входамиопроса устройства, введены вторая итретья группы элементов И, буферныйрегистр и два элемента ИЛЙ, причемпервые входы элементов И второйгруппы соединены с выходами дешифратора, вторые входы элементов И вто 10 рой группы соединены с выходом первого элемента ФЛИ, первый вход которого является входом запуска устройства, второй вход первого элементаИЛИ связан с выходом второго элемента ИЛИ, входы которого соединеныс выходами элементов И третьей группы, первые входы элементов И третьей группы соединены с выходами буферного регистра, вторые входы элемен 20 тов И третьей группы соединены с со-ответствующими выходами регистра запросов, входы буферного регистра соединены с выходами циклического регистра сдвига, входами которого явля 25 ются выходы элементов И второй группы, выход второго элемента ИЛИ соединен с входами сброса циклическогорегистра сдвига и буферного регистра.На чертеже представлена функциоЗО нальная схема предлагаемого устройства.Устройство содержит регистр 1запросов, дешифратор 2, элемент ИЛИ3, триггер 4 направления сдвига,группу элементов И 5, группу элементов И 6, циклический регистр 7 сдвига, группу элементов И 8, буферныйрегистр 9, элемент ИЛИ-НЕ 10, группу элементов И 11, шифратор 12, элемент или 13, информационные входы 14,40 кодовые входы 15, вход 16 запуска,тактовый вход 17, входы 18 опросаи выходы 19.Устройство работает следующимобразом,45 В исходном состоянии разряды всехрегистров обнулены, на выходе элемента ИЛИ-НЕ 10 единичный сигнал,подготавливающий к открытию элементы И 6 по третьему входу, Программноу из ЦВМ на входы 15 поступает коднаивысшего приоритета в форме потенциального сигнала, одновременно повходам 18 программно заносится сигнал направления сдвига на триггер 4.Сигнал занесения кода наивысшегоприоритета по входу 16, пройдя элемент ИЛИ 3, открывает элементы И 5и код наивысшего приоритета, пройдячерез дешифратор и элементы И 5,устанавливает определенный разрядф регистра сдвига в единицу, котораясразу же заносится в соответствующий разряд вспомогательного регист ра 9. Если заявки с наивысшим приоритетом не оказалось, то на входе1083192 ИПИ Э аказ 1755/43 ТщажЮЮЮиал ППП "Патенте, г. Ужгород одписио Проеткиая,4 а следовательно, тактовые импульсы с входа 17 поступают через открытый элемент И б и осуществляют сдвиг единицы в соответствии с заданным направлением, сдвигаемые единицы, переписываются в соответствующие 5 разряды вспомогательного регистра . Сдвиг в сторону уменьшения приорите-. та осуществляется до тех пор, пока значение пары соответствующих разрядов регистра 1 запросов и цикличе ского регистра 7 сдвига не будет содержать единицу. Сигнал с соответствующего элемента И 8 поступает на вход шифратора 12, на выходе которого появляется код, соответствующий запросу, обладающему в данный момент высшим приоритетом. Его можно ис:пользовать как модифицированную часть адрЕса. При появлении сигнала на вы- ходе одного из элементов И 8 элемент 20 ИЛИНЕ 10 запирает элементы И б сдвига.Если в процессе сдвига единицы в. сдвигаемом регистре 3 поступил зап.рос с большим приоритетом, то возмож1ны два вариантаг первый, если в данный момент времени не обслуживаласЬ низкоприоритетная заявка, то высокоприоритетная заявка пройдет через соответствующие открытые элементы И 11, затем через элемент ИЛИ 13сбросит в ноль циклический регистрсдвига н вспомогательный регистр,затем пройдет через элемент ИЛИ 13и откроет элементы И 5, при этомкод наивысшего приоритета вновь занесется на циклический регистр сдвига,пройдя через дешифратор и элементыИ 5Устройство вновь начинает опросрегистра заявок с наивысшего приоритета. Второй вариант возможен, еслив данный момент времени обслуживалась заявка низкоприоритетная и поступил высокоприоритетный запрос,то он ждет дообслуживания заявки илишь затем сам идет на обслуживание.Если одновременно придут две или более высокоприоритетные заявки, торабота устройства протекает аналогично указанному случаю прихода однойвысокоприоритетной заявки. Применение изобретения позволяетрасширить функциональные возможностипредлагаемого устройства.