Устройство формирования контрольного кода по модулю два

(56) Авторское свидУ 611244, кл. С 06Авторское свидетУ 530332, кл. С Об 18ребенниковсов етельство СССР Р 11/08, 1976. ельство СССР Р 11/10, 1974. ОСУДАРСТВЕКНЫЙ КОМИТЕТ СО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ АВТОРСКОМУ СВИДЕТЕЛЬСТВ 1(54) УСТРОЙСТВО ФОРМИРОВАНИЯ КОНТРОЛЬНОГО КОДА ПО МОДУЛЮ ДВА(57) Изобретение относится к области вычислительной техники, а именнок средствам передачи дискретной информации, и может быть использованов устройствах сохранения цифровыхвычислительных машин с внешними абонентами. Цель изобретения " повышение быстродействия, Устройство содержит регистр 1, блоки 2 и 3 приоритета, шифраторы 4 и 5, узел 6 сравнения, элемент 7 задержки, элементы ИЛИ 8 и 9, триггер 10, регистр 11 сдвига, элементы И 12 и 13, коммутатор 14, группу информационных входов 15, вход 16 записи контрольного кода, вход 17 начальной установки, тактовый вход 18, выход 19 контрольного кода и выход 20 окончания формирова"ния контрольного кода. Повышение быстродействия достигается эа счет того, что при передаче информационного слова сдвиг информации происходит либо в сторону начала слова, либо в про ф тивоположную, т.е. в сторону конца слова, в зависимости от того к началу слова или к концу находится первый значащий разряд. 1 ил.13Изобретение относится к вычислительной технике, а именно к средствам передачи дискретной информации, и может быть использовано в устройствах сопряжения цифровых вычислительных машин с внешними абонентами.Цель изобретения - повышение быстродействия.На чертеже схематично изображено предлагаемое устройство.Устройство содержит регистр 1, бло ки 2 и 3 приоритета, шифраторы 4 и 5, узел 6.сравнения, элемент 7 задержки, элементы ИЛИ 8 и 9, триггер 10, регистр 11 сдвига, элементы И 12 и 13, коммутатор 14, группу информационных входов 15, вход 16 записи контрольного кода, вход 17 начальной установки, тактовый вход 18, выход 19 контрольного кода и выход 20 окончания формирования контрольного кода.Каждый из блоков 2 и 3 приоритета содержит (и) элементов И 21 (21 21, ) и (и) элементов НЕ 22 (22, - 22, ), где и - количество разрядов в полуслове. Первые входы всех эле ментов И 21 соединены с группой входов блока приоритета. Вход первого разряда (слева в блоке 2 и справа в блоке 3) группы входов блока приоритета соединен с первым выходом группы выходов блока приоритета и через первый элемент НЕ 224 с вторыми входами всех элементов И 21 (2121 ,). Выход -го элемента И 21 соединен с группой выходов блока приоритета и через (д+1)-й элемент НЕ с (+2)-ми входами всех элементов И 21 начиная с +1)-го, где 1. имеет значения от 1 до (и).Устройство работает следующим образом,По сигналу начальной установки на входе 17 устройства происходит обнуление регистра 1, триггера 10 и регистра 11 сдвига. По сигналу на входе 16 записи контролируемого кода в регистр 1 записывается контролируемый код, который подан на группу информационных входов 15 устройства. Левая и правая половины разрядных выходов регистра 1 составляют первую и вторую группы его выходов, которые соединены соответственно с первым 2 и вторым 3 блоками приоритета. Блок 2 приоритета определяет самую левую, а блок 3 приоритета - самую правую10824 2 5 1 О 15 20 25 30 35 40 45 50 55 единицу. Работа блоков 2 и 3 приоритета происходит одинаково.Рассмотрим выделение самой левой единицы блоком 2 приоритетаЕсли единица находится в самом левом разряде, то она проходит на выход блока 2 приоритета и через пер-, вый элемент НЕ 22 на вторые входы всех элементов И 21, блокируя прохождение через них на выход блока 2 приоритета других единиц. Если в первом разряде установлен нуль, то он, пройдя через элемент НЕ 22 разрешает прохождение единицы через первый элемент И 21, при наличии этой единицы на его первом входе. Сигнал с выхода первого элемента И 21 пройдя через второй элемент НЕ 22, закрывает все оставшиеся элементы И 21 (21 - 21, ) и так далее. Таким образом, на выход блока 2 приоритета проходит единица первого слева, отличного от нуля разрядаШифраторы 4 и 5 преобразуют сигналы на выходах блоков 2 и 3 приоритета в коды следующим образом. Если присутствует единица на первом выходе блока 2 приоритета, то на выходе шифратора 4 будет код 1, если на вто ром - код 2, на третьем - код 3 и т.д., на и-м выходе - код п.Узел сравнения сравнивает значения кодов на выходах шифраторов 4 и 5. Величина задержки элемента 7 должна быть больше времени, необходимого на получение кода на выходах шифраторов 4 и 5. Если код на выходе шифратора 4 меньше или равенкоду на выходе шифратора 5, т.е. первый значащий разряд контролируемого кода расположен ближе к левому концу регистра, то на выходе элемента ИЛИ 9 появляется потенциал, который обеспечивает передачу информации с регистра 1 на регистр 11 сдвига беэ каких-либо изменений. Если код на выходе шифратора 4 больше, чем на выходе, шифратора 5, то на третьем .выходе схемы сравнения появляется сигнал, который поступает на другой управляющий вход коммутатора, который коммутирует выходы регистра 1 следующим образом: первый разряд в 1, второй разряд в Ц-), третий в Ц) и т.д.,- в первый разряд, где 3 - номер последнего разряда в слове, По сигналу на втором выходе элемента 7 задержки на регистр 11 сдвига записывается код с выхода24 Формула изобретения25 Составитель И,ИваныкинРедактор В.Дылин Техред Л.Олийнык Корректор С.Черни Заказ 1892/45 Тираж 673 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д.4/5,Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4 3 13108 коммутатора 14 (либо так, как он был записан на регистре 1, либо преобразованным в соответствии с указанным алгоритмом). После записи кода на регистр 11 сдвига на вводе элемента ИЛИ 8 появляется единичный потенциал, который разрешает прохождение тактовых импульсов на вход регистра 11 сдвига и триггера 10. Сдвиг информации происходит до тех пор, пока на 10 регистре 11 не останется ни одного разряда, отличного от нуля. При этом на выходе элемента ИЛИ 8 устанавливается нулевое значение которое запрещает прохождение тактовых сигналов 15 через элемент И 12 с тактового входа 18. На выходе 19 присутствует значение контрольного кода, на выходе 20 - сигнал, указывающий на окончание процесса получения контрольного кода и 20 готовность устройства к приему следующего кода. Устройство формирования контрольного кода по модулю два, содержащее регистр сдвига, триггер, первый элемент ИЛИ и первый элемент И, причем первый и второй входы первого элемен та И соединены соответственно с тактовым входом устройства и выходом первого элемента ИЛИ, выход первого элемента И соединен с тактовыми входами триггера и регистра сдвига, ус тановочный вход которого объединен с установочным входом триггера и соединен с входом начальной установкиустройства, группа входов первогоэлемента ИЛИ соединена с группой информационных выходов регистра сдвига,последовательный выход которого соединен с информационным входом триггера, прямой выход которого являетсявыходом контрольного кода устройства, 45о т л и ч а ю щ е е с я тем, что,с целью повьппения быстродействия, внего введены регистр, первый и второй блоки приоритета, первый и второй шифраторы, узел сравнения, элемент задержки, второй элемент ИЛИ,второй элемент И и коммутатор, причемгруппа выходов коммутатора соединенас группой информационных входов регистра сдвига, вход записи которогосоединен с первым выходом элЕментазадержки, вход которого объединен свходом записи регистра и соединен свходом записи контролируемого кодаустройства, группа информационныхвходов которого соединена с группойинформационных входов регистра, установочный вход которого соединен свходом начальной установки устройст-,.ва, первая группа выходов регистрасоединена с первой группой информационных входов коммутатора и группойвходов первого блока приоритета,группа выходов которого соединена сгруппой входов первого шифратора,группа выходов которого соединена спервой группой информационных входовузла сравнения, управляющий вход которого соединен с вторым выходом элемента задержки, вторая группа выходов регистра соединена с второй группой информационных входов коммутатора и группой входов второго блокаприоритета, группа выходов которогосоединена с группой входов второгошифратора, группа выходов которогосоединена с второй группой информационных входов узла сравнения, выходы "Больше", "Равно" и "Меньше"которого соединены соответственно спервым управляющим входом коммутатора, первым и вторым входами второго элемента ИЛИ, выход которого соединен с вторым управляющим входомкоммутатора, первый инверсный и второй прямой входы второго элемента Исоединены соответственно с выходомпервого элемента ИЛИ и тактовым входом устройства, выход второго элемента И является выходом окончанияформирования контрольного кода.