Устройство для сравнения кодов

а 9) ИИ СОЮЗ СОВЕТСКИХ0 ЯЮЦИЛаеаМ 3РЕСПУБЛИК 0 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДДЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ(71) Харьковский ордена Ленина авиционный институт им, Н.Е.Жуковског(56) 1. Патент СШЛ В 4168487,кл.6 06 Р 7/04, опублик. 1979.2. авторское свидетельство СССРйо заявке Ф 3394392/18-24,кл. С, 06 Р 7/04, 1982 (прототип).(54)(57) УСТРОВСТВО ДЛЯ СРАВНЕНИЯКОДОВ, содержащее счетчик, группуэлементов фНеравнозначностьф,элемент фНеравнозначность, регистр, причем выходы разрядов счетчика соединены с первыми входамиэлементов Неравнозначностьф группы, вторые входы которых соединеныс входами первой группы устройства,о т л и ч а ю щ е е с я тем, что,с целью упрощения оно содержит блокпамятидвухразрядный сдвигающийрегистр, дешифратор, группы элементов И, И"ИЛИ и счетный триггер,причем первые информационные входы элементов И-ИЛИ группы соединены с соответствукщими выходами элементов ффНеравнозначностьфф группы, вторые информационные входы - с выходами. разрядов счетчика, выходы элементов И-ИЛИ группы соединены с адресными входами блока. памяти, выходы которого соединены с информационными входа ми. двухраэрядного сдвигающего регист ра выходы которого соединены с вхоГ1 9 дами элемента Неравнозначность инверсный выход счетного триггера соединен с первыми управляющими входами элементов И-ИЛИ группы, прям выход счетного триггера соединен со счетным входом счетчика, вторыми управляющими входами элементов И-ИЛИ группы и первым стробируюшим входом дешифратора, входподачи таф;товых импульсов устройства соединен с входом счетного триггера, сихрониэирунщим входом двухразрядного сдвигаюшего регистра и вторым стробируюшим входом дешифра- тора, выход элемента,Неравнозначность соединен с управляющими входами элементов И группы, информационные входы которых соединены с выходами дешифратора, информационные входы дешифратора соединены с выхода ми разрядов счетчика.Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств тестового и аппаратурного . контроля цифровых устройств.Известна схема сравнения кодов, 5 содержащая элементы Неравнозначность Г 1 2.Недостатком устройства является невозможность вычисления булевой разности, 30 Наиболее близкой к предлагаемойявляется схема сравнения кодов,содержащая регистр, группу элементов Неравнозначность, счетчик, 5два коммутатора, элемент Неравнозначность, причем первые нходыгруппы элементов Неравнозначностьявляются входами первой группы схемы,выходы счетчика соединены с вторыми 20входами элементов "НеравнозначнОгь"группы и управляющими входами первого коммутатора, информационньевходы которого являются входами второй группы схемы и соединены с информационными входами второго коммутатора, управляющие входы второго коммутатора соединены с выходами элементов Неравнозначность группы,а выходы первого и второго коммутаторов соединены с первыми и вторымвхддами элемента Неравнозначностьвыход которого подключен к входу регистра, тактовый вход которого соединен со счетным входом счетчикаи тактовым входом устройстве, выходырегистра являются выходами устрой"стна 22,Недостатком данного устройстваявляется сложность, поскольку дляего реализации требуются дна ком Омутатора с числом информационныхвходов 2 , а также регистр дляихранения исходной функции с числом2 п, где ь - число переменных, откоторых зависит исходная Функция, 45Данный недостаток обусловлен тем,что в устройстве принято параллельноехранение исходной функции на всехнаборах входных переменных, хотя применяется последовательная обработкакаждого набора.Цель изобретения - упрощение устройства,Поставленная цеЛь достигаетсятем, что устройство для сравнениякодов, содержащее счетчик, группуэлементов Неравнозначность,элемент Неравнозначностьф, регистр,причем выходы разрядов счетчикасоединены с первыми входами элементон Неравнозначность группы, 60вторые входы которых соединены свходами первой группы устройства,содержит блок памяти, двухразрядныйсдвигающий регистр, дешифратор, группы элементов И, И-ИЛИ и счетный триг" гер, причем первые информационные входы элементов И-ИЛИ группы соединены с соответствующими выходами элементов Неравнозначность группы, вторые информационны входы - с выходами разрядов счетчика, выходы элементов И-ИЛИ группы соединены с адресными входами блока памяти, выходы которого соединены с инфррмационными входами двухразрядного сдвигающего регистра, выходы которого соединены с в;юдами элемента фНеравнозначность, инверсный выход счетного триггера соединен с первыми упранляющИ- ми входами элементов И-ИЛИ группы, прямэй выход счетного триггера соединен со счетным входом счетчика, вторыми управляющими входами элементов И-ИЛИ группы и первым стробирующим входом дешифратора, вход йодачи тактовых импульсон устройства соединен с входом счетного триггера, синхронизирующим входом двухразрядного сднигающего регистра и вторым стробирующим входом дешифратора, выход элемента Неравнозначностьф соединен с управляющими входами элементов И группы, информационные входы которых соединены с выходами дешифратора, информационные входы дешифратора соединеныс выходами разрядов счетчика.На чертеже приведена структурнаясхема сравнения кодов,устройство содержит счетчик 1,группу элементов фНеравнозначность2, элемент Неравнозначность 3,дешифратор 4, группу элементов И 5,регистр 6 для хранения результата,группу входов 7, вход 8 подачи счетных импульсов, блок 9 памяти, двухраэрядный сднигающий регистр 10,группу элементов И-ИЛИ 11 и счетныйтриггер 12.Значения исходной функции иа всех наборах входных переменных хранятся в блоке 9 памяти, который имееторганиниэацию 2 х 1 бит. . Адрес каждой ячейки блока 9 совпадает с соответствующим набором входных переменных, а содержимое этой ячейки равно значению Функции на данном наборе, На группу входон 7 подается ь-разрядный двоичный код, несущий информацию о. том, но какой переменной вычисляется булевая разность. Наличие в с-м разряде кода логической ф 1, свидетельствует о вычислении булевой разности по этой переменной, Ад 1 йс ячейки блока 9 Формируется с помощью счетчика 1, группы элементов Неравнозначность 2, триггера 12 и группы элементов И-ИЛИ 11. Если триггер. 12 находится в единичном состоянии, то адрес ячейки блока 9.определяется состоянием счетчика 1, а если триггер 12 находится в нулевом состоянии, то адрес ячейки блока 9741/53 Тираж 706 ВНИИПИ Государственногопо долам изобретений и 13035, Москва, Ж, Рауш ак Подписноеомитета СССРоткрытийкая наб., д,4/5 Патент, г.ужгород, ул.Проектная л П формируется группой элементов фНе": равнозначность" 2 инвертирукщих состояние счетчика 1 в -м разряде;В исходном состоянии счетчик 1, триггер 12 и регистр б находится в нулевом состоянии, а блок " 9 в5 режиме чтения йщформации, С прихо" дом на вход 8 устройства каждого счетного импульса по его заднему фронту состояние триггера 12 меняет" ся на противоположное, а состояние 0 счетчика 1, генерирующего последовательность двоичных наборов, изменяется в два паза, реже . для каждого состояния счетчика 1 определяются два значения функции на соседних по переменнойвходных наборах. По пел редиему фронту каждого счетного импульса значения функцйи записываются в регистр 10.При совпадении единичных сигналов на стробирующих входах дешифратора 4 (что выполняется для каждого второго счетного импульса) значение булевой разности, вычис ленное на элементеНеравнозначность 3,записывается в разряд регистра б, который определяется состояниЕм счетчика 1. С приходом 2,2 счетных импульсов значение бу" левой разности будет вычислено и зафиксировано в регистре Б.Вычисление булевой разности по нескольким переменным производится аналогично. Предлагаемое изобретение упрощает устройство путем применения блока памяти, состоящего из матрицы запоминающих элементов. Кроме того, сокращается число связей между элементами, что ведет к повышению надежности устройства.