Устройство для интегрирования в системе остаточных классов

Номер патента: 1765891

Опубликовано: 30.09.1992

Авторы: Исмаилов, Кокаев, Курбанов, Магомедов

МПК: H03M 1/28

Метки: аналого-цифровой, классов, код, остаточных, системы

...элемент И 5, элемент задержки 6, входную шину 7, управляющую шину 8 запускающего импульса, шину 9 тактовых импульсов, выходную шину 10 двоичного кода, выходные шины 11,1 - 11.п остатков СОК, где и - количество оснований СОК.Аналого-цифровой преобразователь 1 поразрядного кодирования выполнен на компараторе 12, регистре последовательных приближений 13 и цифроаналоговом преобразователе 14.Устройство работает следующим образом,Преобразуемому напряжению Ох ставится в соответствие цифровой эквивалент А в двоичном коде и в системе остаточных классов:О,=АЛ н,где Л - величина шага квантования; н - погрешность преобразования, Разрядные цифры Х 1, Х 2, , Х, которыми представляется цифровой эквивалент А в СОК, определяются из...

Номер патента: 1089573

Опубликовано: 30.04.1984

Авторы: Иванченко, Молчанов, Прокопьев, Щечкин

МПК: G06F 5/02

Метки: двоичный, классов, код, кода, обратного, остаточных, преобразования, прямого, системы, чисел

...управления переводом в двоич" ный код и обратно устройства соответственно, нулевой выход второго триггера подкювочен к входам управления сложением первого счетчика и вычитавием счетчиков с второго по (о+1)-й, единичный выход второго триггера подключен к входам управления вычитанием первого счетчика и сложением счетчи" ков с второго по (о+1)-й, выходы счетчиков соединены с входами соответствующих дешифраторов нуля, содержит третий и четвертый элементы И, причем входы с первого по третий третьего элемента И соединены соответственно с единичным выходом первого триггера, тактовым входом устройства и прямымвыходом четвертого элемента И, инверсный выход которого подключен к третьему входу первого элемента И, выход третьего элемента И...

Номер патента: 1111160

Опубликовано: 30.08.1984

Авторы: Евстигнеева, Клибышева, Лазарин, Трутко

МПК: G06F 7/72

Метки: классов, остаточных, системе, умножения

...результата нетолько в виде остатка по модулюно также в виде позиционного двух- разрядного. числа с весами цф и фПоставленная цель достигается тем, что в устройство умножения в системе остаточных классов, содержащее первый и второй вычитатели по моду 60 2лю и, первый и второй квадраторы, вы. ходы с весом цфкоторых подключены соответственно к первому и второму входам второго вычитателя по модулю о, вход первого квадратора подключен к выходу первого вычитателя по модулю с, введены сумматор по модулю 2 с, первый и второй преобразователи кода, системы остаточных классов в избыточную форму, третий вычитатель по модулю ц, выход которого соединен с выходом старшего разряда устройства выход заема третьего вычитателя по мддулю и соединен с входом...

Номер патента: 1797158

Опубликовано: 23.02.1993

Авторы: Иванчиков, Колесников, Литвинов

МПК: H03M 1/28

Метки: аналого-цифровой, классов, код, остаточных, системы

...распределителя импульсов,На чертеже приведена структурная схе 5 О ма предлагаемого преобразователя.Аналого-цифровой преобразователь вкод СОК содержит блок 1 вычитания, компаратор 2, аналоговый сумматор 3, цифроаналоговые преобразователи 4.1-4,п, счетчики55 5.1 - 5,п, элементы И 6,1 - 6,п и 7.1-7.п формирователь 8 одиночного импульса, инверторы 9. и 10, распределитель 11 импульсов,"Запуск", шину 17 тактовых импульсов, выходные шины 18.1-18,п по соответствующим основаниям,Преобразователь работает следующим образом,В исходном состоянии счетчики 5, сумматоры 14 по модулям, распределитель импульсов 11 и триггер 12 установлены в нулевые состояния, цифроаналоговые преобразователи (ЦАП) 4.1 - 4,п имеют величины шагов квантования, равныеЦАП 4.1 -...

Номер патента: 947850

Опубликовано: 30.07.1982

Автор: Коляда

МПК: G06F 5/02

Метки: двоичный, классов, код, кода, остаточных, системы

...вход блока 8 для умножения на - РПО МОДУЛЮ Рп, . ИСКОМОЕ ЭНаЧЕНИЕ Обп,с выхода блока 8 передается на входрегистра 4 интервального индекса.Вычет осп 2, ПРедставляющий собойК младших двоичных разрядов позиционного кода числа А, с выхода блока7 поступает в К старших разрядовсдвигового регистра 10, разрядностькоторого составляет щК бит, гдеи =)( (черееиСКобозначается наименьшее целое число, не меньшее Х).Второй этап процедуры перевода числа А в двоичный код состоит из п(-1 одинаковых шагов, на 1-ом из которых (3 = 1,2 и(-1) преобразователь выполняет следующее действие. Содержимое сдвигового регистра 10сдвигается на бит вправо, а содержимое входного регистра 1, представляющее собой вектор вычетов (.йс,(-"1-(п-(1 Й1) полученный на преОС О )...