Аналого-цифровой преобразователь в код системы остаточных классов

(51 ТЕНИЯ числитель преобра пряжения ов (СОК) с атчиков с функцио ппаратуре нии кодов нои тзованв кодцельювычиснируюцифрСОК,вой преобрачетчика, груп- дулям, два ователя, шифитающее уставления; дваи и одновибраель имеет ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССРГОСПАТЕНТ СССР) ПИСАНИЕ ИЗО ТОРСКОМУ СВИДЕТЕЛЬСТ 1(56) Авторское свидетельство СССР Ь 1034170, кл, Н 03 М 1/28, 1982.Авторское свидетельство СССР М 1181140, кл. Н 03 М 1/28, 1983.(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ В КОД СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в составе устройств ввода аналоговой информации в вычислительные; системы, функционирующие в кодах систезобретение относится к вы ехнике и предназначено для ия мгновенного значения на системы остаточных класссопряжения различных д лительными устройствами, щими в СОК, а также в а овой связи при использова Известен аналого-цифрозователь, содержащий два спу счетчиков по моцифроаналоговых преобразратор, два компаратора, вычройство, два триггера упрключа, два элемента задержктор,Однако такой преобразонизкое быстродействие,1797158 А 1 мы остаточных классов. Цель иэобретения - повышение надежности, Преобразователь содержит блок вычитания 1, компаратор 2, аналоговый сумматор 3, цифроаналоговые преобразователи 4, счетчики 5, элементы И 6 и 7, формирователь 8 одиночного импульса по числу оснований системы, два инвертора 9 и 10, распределитель импульсов 11, ВЯ-триггер 12, шифраторы 13, сумматоры 14 по модулям, кроме наименьшего, входную, тактовую и выходные шины. Сущность изобретения заключается в использовании для получения напряжения, равного выходному, вместо аналоговых сложных узлов (блоков вычитания и компараторов) простых цифровых узлов, обладающих более высокой надежностью. 1 ил. Наиболее близким по технической сущности к заявляемому является аналого-цифровой преобразователь в код системы остаточных классов, содержащий (и) блоков вычитания, где и - число оснований СОК, и компараторов, п цифроаналоговых преобразователей, и инверторов, (и+1) элементов И, (и) шифраторов, (и - 1) сумматоров по модулям, и счетчиков и ВЯ-триггер, Я- вход которого соединен с шиной "Запуск" устройства, а выход подключен к первому входу первого элемента И, второй вход которого соединен с тактовой шиной устройства, а выход подключен к объединенным первым входам элементов И с второго по п-й, выходы которых подключены к входам соответствующих счетчиков и соответствующему входу соответствующего шифратора, начиная с второго элемента И, 1797158ход которого соединен с входом первого ВЗ инвертора, входы цифроаналоговых преоб- ма рааоаателей соединены с выходами соот. м и к входам предыдущих шифраторов, выходы которых подключены к входам соответствующих сумматоров по модулям, кроме наименьшего, выходы которых являются выходами преобразователя по соответствующим основаниям, при этом первые входы (п) компараторов объединены с первыми входами (и - 1) блоков вычитания, соединенные последовательно между собой, причем выход (и)-го блока вычитания подключен к первому входу и-го компаратора, вторые входы блоков вычитания подключены к первым выходам соответствующих (и) цифроаналоговых преобразователей, а выход и-го цифроаналогового преобразователя подключен к второму входу и-го компаратора, вторые входы остальных компараторов соединены с вторыми выходами соответствующих цифроаналоговых преобразователей, входы которых подключены к выходам соответствующих счетчиков, причем выход компаратора соединен с вторым входом соответствующего элемента И, начиная с второго, и с входом соответствующего инвертора, выход которого подключен к третьему входу последующего элемента И, а выход последнего инвертора подключен к В-входу ВЯ-триггера, выход п-го счетчика подключен к выходной шине устройства по младшему основанию, входная шина которого подключена к первому входу первого блока вычитания.Недостатком известного устройства является его низкая надежность, заключающаяся в использовании (и) блоков вычитания и п компараторов, которь 1 е менее надежны по сравнению с надежностью цифровых устройств.Цель изобретения - повышение надежности аналого-циФрового преобразователя за счет замены сложных аналоговых узлов блоков вычитания и компараторов более прость 1 ми и надежными цифровыми блоками,Поставленная цель достигается тем, что в аналого-циФровой преобразователь в код системы остаточных классов, содержащий блок вычитания, компаратор, и цифроаналоговых преобразователей по числу оснований системы остаточных классов, и счетчиков., первые и элементов И,(п) шифраторов, (и) сумматоров по модулям системы остаточных классов, кроме наименьшего, ВЯ-триггер и два инвертора, при этом первый вход блока вычитания является входной шиной преобразователя, а выход подключен к входу компаратора, выветствующих счетчиков, выход каждого элемента И первой группы подключен к первому входу соответствующего счетчика исоответствующему первому входу соответ 5 ствующего шифратора и с соответствующими входами предыдущих шифраторов,выходы шифраторов соединены с входамисоответствующих сумматоров по модулям,кроме наименьшего, выходы которых явля"О ются выходными шинами по соответствующим основаниям, Выход последнегосчетчика соединен с выходной шиной преобразователя по наименьшему основанию,Я-вход ВЯ-триггера является входной ши 15 ной "Запуск" устройства, а выход второгоинвертора подключен к первому входу первого элемента И первой группы, дополнительно введены аналоговый сумматор,распределитель импульсов, формирователь20 одиночного импульса и вторая группа из иэлементов И. первые входы которых объединены и подключены к выходу формирователя одиночного импульса, вторые входыкоторых объединены с вторыми входами со 25 ответствующих счетчиков и подключены ксоответствующим выходам распределителяимпульсов, а выходы подключены к вторымвходам соответствующих шифраторов и ксоотвествующим входами предыдущих3 О шифраторов, второй вход первого элементаИ первой группы и первые входы остальныхэлементов И первой группы объединены иподключены к шинетактовых импульсовпреобразователя, вторые входы элементов35 И первой группы, начиная с второго, подключены к соответствующим выходам распределителя импульсов, вход которогоподключен к выходу первого инвертора, апервый выход объединен с входом второго40 инвертора и В-входом ВЯ-триггера, выходкоторого подключен к третьему входу первого элемента И первой группы, выходыцифроаналоговых преобразователей подключены к входам аналогового сумматора,выход которого соединен с вторым входомблока вычитания, а входы формирователяодиночного импульса подключены к выходам распределителя импульсов,На чертеже приведена структурная схе 5 О ма предлагаемого преобразователя.Аналого-цифровой преобразователь вкод СОК содержит блок 1 вычитания, компаратор 2, аналоговый сумматор 3, цифроаналоговые преобразователи 4.1-4,п, счетчики55 5.1 - 5,п, элементы И 6,1 - 6,п и 7.1-7.п формирователь 8 одиночного импульса, инверторы 9. и 10, распределитель 11 импульсов,"Запуск", шину 17 тактовых импульсов, выходные шины 18.1-18,п по соответствующим основаниям,Преобразователь работает следующим образом,В исходном состоянии счетчики 5, сумматоры 14 по модулям, распределитель импульсов 11 и триггер 12 установлены в нулевые состояния, цифроаналоговые преобразователи (ЦАП) 4.1 - 4,п имеют величины шагов квантования, равныеЦАП 4.1 - й =Р 1РгР -1; ЦАП 4.2 - Ьг = ЛР 1Р 2.,Рп - 2 ЦАП 4 п - Ьп =Л 1,Компаратор 2 работает по следующему алгоритму: если напряжение на его входе превышает величину Ь, то на его выходе имеется сигнал логической "1", в противном случае - сигнал логического "0".Счетчики 5 реверсивные, импульсы по их первым входам суммируются, а по вторым - вычитаются.В начальный момент времени по шине 16 поступает импульс "Пуск", триггер 12 устанавливается в единичное состояние, Тактовые импульсы по шине 17 через элемент И б;1 (на его третьем входе по сигналу с инвертора 10 присутствует сигнал логической "1") начинают поступать на вход счетчика 5.1. При поступлении каждого тактового импульса напряжение на выходе ЦАП 4,1 увеличивается на Ь и через аналоговый сумматор 3 поступает на вход блока 1 вычитания, на другом входе 15 которого присутствует преобразуемое напряжение Ч, Когда разность входного напряжения Ч и напряжения на выходе сумматора 3 превысит порог компаратора 2, он срабатывает и устанавливает распределитель импульсов 11 в первое положение через инвертор 9, Тем самым через инвертор 10 будет запрещено поступление тактовых импульсов на выход элемента И 6.1 и разрешено на выход элемента И 6,2, одновременно с этим поступит сигнал на вычитающий вход счетчика 5.1. Во время счета счетчика 5.1 на вход шифратора 13.1 поступает ап+1 импульсов. При этом на вь 1 ходе шифратора 13.1 каждый раэ ПОяВЛяЕтея КОд (Р 1 Р 2 . Рп)ГПООРп. Например, для СОК с основаниями Р 1=3, Р 2=5, Рз=7, Р 4=11 поступает код (3 5 7)гпос 111=6, На эту же величину увеличивается содержимое сумматора по модулю 14,1 и в нем будет записано а,+1) Р 1 Р 2 .Рп)гпос 1 Рп, По сигналУ на первом выходе распределителя 11 импульсов появляется сигнал на втором входе счетчика 5.1 и с выхода формирователя 8 10 15 20 25 30 35 40 45 50 одиночного импульса черезэлемент И 7.1 на входшифратора 13,1 появится импульс, по которым из счетчика 5.1 и сумматора 14,1 вычитаЕтСя ЕдИНИца И (Р 1 Р 2 .Рп)ГПООРпсоответственно, установив напряжениеНа ВЫХОДЕ СуММатОра 3 раВНЫМ ап Л 1, ав сумматоре по модулю 14.1 величину(дпР 1 Р 2Рп)гпОс 1 Рп, ЕСли в иСходномсостоянии Ч Й, то в счетчик 5.1 и сумматор 14,1 по модулю будет прибавлена и выЧтЕНа ЕдИНИца И (Р 1 Рг , Рп)аОС 1 Рпсоответственно, т.е, ап=0.Во втором цикле преобразования (еслиЧ;ап Ъ 1 й) на выходе элемента И 6,2поЯвлЯетсЯ (ап+1) импУльсов. ПРи этом навыходах шифратора 13.1 появляется код(Р 1 РгРп)ГПОС 1 Рп И дЛя ПрИВЕдЕННОГОпримера (3 5)гпос 111=4. На выходах шифратора 13.2 появляется код(Р 1 Р 2Рп)глоб Рп для примера (3 5)гпос 17=1, После срабатывания компаратора 2 из счетчика 5,2 вычитается единица, а из сумматоров 14.1 и 14.2соответственно (Р 1 Р 2 Рп)п 1 ос 1 Рп и(Р 1 Р 2 Рп-г)п 10 с 1 Рп,Дальнейшая работа устройства продолжается до тех пор, пока и раз не сработаеткомпаратор 2, и после того, как из счетчика5.п и сумматоров 14,1 - -14.пбудет вычтенаединица ТО, на вь 1 ходе аналогового сумматора 3 напряжение будет равно входномуЧ, а в сумматорах 14.1 -14,пи счетчике 5,пзаписан его цифровой эквивалент в кодеСО К.На этом процесс преобразования напряжения Ч в цифровой код СОК заканчиВавтСЯ И КОДЫ ОСтатКОВ а 1,аг, , ап ПОшинам 18 выводятся из устройства.Для исключения пропуска срабатывания компаратора 2 в гломент начала счетаочередным счетчиком 5 и вычитания единицы из предыдущего на выходах элементов Иб, начиная с второго, могут быть установлены элементы задержки либо в виде четного числа инверторов, либо любогодругого типа,Цифровые части известного устройства и предлагаемого преобразователя (без распределителя импульсов 11, формирователя 8 одиночного импульса и элементов И 7) примерно по сложности равны.В и редл агаеглое устройство введен ы: распределитель 11 импульсов, формирователь 8 одиночного импульса, элементы И 7 и аналоговый сумматор 3 взамен исключенных (и) блоков вычитайия и (и - 1) компаратора, имеющих в совокупности меньшую надежность, 1797158Формула и з обретен и я Аналого-цифровой преобразователь в код системы остаточных классов, содержащий блок вычитания, первый вход которого является входной шиной преобразователя, а выход подключен к входу компаратора, выход которого соединен со входом первого инвертора, п цифроаналоговых преобразователей, где и - число оснований системы остаточных классов, входы которых соединены с выходами соответствующих счетчиков, первые входы которых соединены с выходами соответствующих элементов И первой группы и объединены с соответствующими первыми входами соответствующих шифраторов и с соответствующими вторыми входами предыдущих шифраторов, выходы всех шифраторов соединены с входами соответствующих сумматоров по модулям оснований, кроме наименьшего, выходы которых являются выходными шинами по соответствующим основаниям, выход последнего счетчика соединен с выходной шиной преобразователя по наименьшему основанию, ВЯ-триггер, Я-вход которого является входной шиной "Запуск" устройства, второй инвертор; выход которого подключен к первому входу первого элемента И первой группы, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности, в него дополнительно введены аналоговый сумматор, распределитель импульсов, формирователь одиночного импульса и вторая группа элементов И, первые входы которых объединены с вторыми входами соответСтвующих счетчиков и подключены к соответствующим выходам распределителя импульсов, а выходы подключены к соответствующим третьим входам соответствующих шифраторов и соединены с соответствующими входами предыдущих шифраторов, второй вход первого элемента И объединен с первыми входами остальных элементов И первой группы и является шиной тактовых импульсов преобразователя, вторые входы элементов И первой группы, начиная с второго, подключены к соответствующим выходам распределителя импульсов, вход которого подключен к выходу первого инвертора, а первый выход соединен с входом второго инвертора и В-входом ВЯ-триггера, выход которого подключен к третьему входу первого элемента И первой группы, выходы цифроаналоговых преобразователей подключены к соответствующим входам аналогового сумматора, выход которого соединен с вторым входом блока вычитания, при этом вторыЕ входы второй группы элементов И объединены иподключены к выходу формирователя одиночного импульса, входы которого подключены к соответствующим выходам распределителя импульсов.1797158Составитель С. Литвинов Редактор М. Кузнецова Техред М.Моргентал Корректор С, Патрушева Заказ 656 Тираж Подписное 8 НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101