Аналого-цифровой преобразователь в код системы остаточных классов

) 9) ЬИ. 5 Ц 5 Н 03 М 1/28 ПИСАНИЕ ИЗОбРЕТЕНИАВТОРСКОМУ СВИДЕТЕЛ ЬСТВУ ится к автоматике и ке и может быть исения различных датыми устройствами, системе остаточных ной системе счислеОднак ляет полу классов,Наибо ляется пр системы о щий перв ватель кон предлагаемому явнапряжения в код ссов (2), содержаровой преобразоа разрядности ы остаточных класй где Р - ос сов,а п -второ тель разр овои преобразова2 Р 1, и - 1 шифрдто ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) 1. Гитис Э,И., Писцифровые преобразовабие для вузов, М.: Энер2. Авторское свидеМ 1181139, кл. Н 03 М 1(57) Изобретение относвычислительной технипользовано для сопряжчиков с вычислительнфункционирующими вклассов (СОК) и в двоич итехнический инсти- Ш.- М.А, Исмаилов, едовкулев Е;А, Аналого- тели. Учебное посогоиздат, 1981.тельство СССР /28, 1983- прототип.ВОЙ ПРЕОБРАЗОЕМЫ ОСТАТОЧНЫХ Изобретение относится к автоматике и вычислительной технике и может быть использовано для сопряжения различных датчиков с вычислительными устройствами, функционирующими в системе остаточных классов (СОК) и в двоичной системе счисления, а также для преобразования напряжения в цифровой код СОК и двоичный код в измерительных устройствах и устройствах обработки сигналов,Известен аналого-цифровой преобразователь поразрядного кодирования (1), содержащий компаратор, регистр последовательных приближений и цифроаналоговый преобразователь,ния, а также для преобразования напряжения в цифровой код СОК, Целью изобретения является упрощение и расширение области применения за счет возможности получения дополнительной информации в двоичном коде. Цель достигается тем, что в аналого-цифровой преобразователь в код системы СОК, содержащий и - 1 сумматоров по модулям оснований системы остаточных классов, блок аналого-цифрового преобразования, элемент И и шифратор, введены сумматор по модулю и-го основания, выход которого является первой выходной шиной кода и-го остатка, элемент задержки и запоминающее устройство, шифратор выполнен на приоритетном шифраторе, а блок аналого-цифрового преобразования выполнен в виде последовательно соединенных компаратора, регистра последовательных приближений и цифроаналогового преобразователя. 1 ил,этот преобразователь не позвоть код в системе остаточных лее близким кеобразовательстаточных кла1 й аналого-цифвейерного типи92 П Р),5 10 15 20 25 30 40 45 50 55 ров, исумматоров по модулям других оснований системы остаточных классов, кроме наименьшего, щ элементов И, первые входы которых являются п управляющими входными шинами преобразователя, выходы подключены к соответствующим первым входам п - 1 шфраторов, вторые входы подключены к цифровым выходам первого аналого-цифрового преобразователя конвейерного типа, аналоговый вход которого является входной шиной преобразователя, аналоговый выход подключен к входу второго аналого-цифрового преобразователя, выходы которого являются выходными шинами преобразователя по наименьшему основанию и подключены к соответствующим входам блока ключей, управляющий вход которого является в+1 управляющей входной шиной преобразователя, выходы подключены к соответствующим вторым входам и - 1 шифраторов, выходы которых подключены к входам исумматоров по модулям других оснований системы остаточных классов, кроме наименьшего, выходы которых являются выходными шинами преобразователя по соответствующим основаниям,Но это устройство характеризуется большими аппаратными затратами, большим количеством управляющих шин и шин источников эталонных напряжений, обеспечивающих работу устройства, и невозможностью получения цифрового эквивалента входного напряжения в двоичном коде. Целью изобретения является сокращение аппаратных затрат и расширение функ-. циональных возможностей за счет возможности получения двоичного кода и кода в СОК одновременно,Поставленная цель достигается тем, что в аналого-цифровой преобразователь в код ,системы остаточных классов, содержащий и - 1 сумматоров по модулям оснований системы остаточных классов, где и - количество оснований, выходы которых являются первой выходной шиной кодов соответствующих остатков, блок аналого-цифрового преобразования, первые выходы которого являются второй выходной шиной, второй выход соединен с первым входом элемента И, а первый вход является входной информационной шиной, и шифратор, введены сумматор по модулю и-го основания, выход которого является первой выходной шиной кода п-го остатка, элемент задержки и запоминающее устройство, шифратор выполнен на приоритетном шифраторе, а блок аналого-цифрового преобразования выполнен в виде последовательно соединенных компаратора, первый вход и выход которого является одноименным входом и вторым входомблока аналого-цифрового преобразования,регистра последовательных приближений,выходы разрядов которого являются первыми выходами блока аналого-цифровогопреобразования, и цифроаналогового преобразователя, выход которого подключен ковторому входу компаратора, второй вход регистра последовательных приближений является входной шиной запуска, а третийвход является входной шиной тактовых импульсов и объединен со входом элементазадержки, выход которого соединен совторым входом элемента И, выход которогосоединен со входами разрешения суммирования и сумматоров по модулю основанийсистемы остаточных классов, входы суммирования которых через запоминающее устройство подключены соответственно квыходам приоритетного шифратора, входыс меньшим приоритетом которого подключены соответственно к выходам старшихразрядов регистра последовательных приближений, выходы младших разрядов которого соответственно соединены к входам сбольшим приоритетом приоритетного шифратора,Сопоставительный анализ с прототипом показывает, что заявляемое устройствоотличается наличием постоянного запоминающего устройства, сумматора по модулюи-го основания, АЦП поразрядного кодирования, элемента задержки и новыми связями между элементами,Таким образом заявляемое устройствосоответствует критерию изобретения "новизна".Сравнение заявляемого устройства сдругими техническими решениями показывает, что блоки, входящие в структуру устройства, известны, но связи между нимисоздают новые свойства, обеспечивающиеэкономию оборудования и расширение функциональных возможностей, что позволяетсделать вывод о соответствии техническогорешения критерию "существенные отличия".При патентных исследованиях использование тех же узлов с аналогичной цельюне обнаружено,На фиг,1 представлена структурная схема аналого-цифрового преобразователя вкод системы остаточных классов,устройство содержит аналого-цифровый преобразователь 1 поразрядного кодирования, приорйтетный шифратор 2,постоянное запоминающее устройство 3,сумматоры 4,1 - 4,п по модулям основанийСОК, элемент И 5, элемент задержки 6, входную шину 7, управляющую шину 8 запускающего импульса, шину 9 тактовых импульсов, выходную шину 10 двоичного кода, выходные шины 11,1 - 11.п остатков СОК, где и - количество оснований СОК.Аналого-цифровой преобразователь 1 поразрядного кодирования выполнен на компараторе 12, регистре последовательных приближений 13 и цифроаналоговом преобразователе 14.Устройство работает следующим образом,Преобразуемому напряжению Ох ставится в соответствие цифровой эквивалент А в двоичном коде и в системе остаточных классов:О,=АЛ н,где Л - величина шага квантования; н - погрешность преобразования, Разрядные цифры Х 1, Х 2, , Х, которыми представляется цифровой эквивалент А в СОК, определяются из выражения:А=- Р+ХьАРгде Р - величины выбранных взаимно простых оснований СОК, с помощью которых представляется число А в диапазоне П иП Р - 1; т.е. имеется ПР; уровней кванто=1вания, Величину А можно представить в двоичном коде:А = а 12+ а 22 ++ а 2 ,где а; - разрядные цифры числа А в двоичном представлении, принимающие значения Ои 1; ищ = 1 о 92 П Р; - ближайшее целое=1 ичисло, не меньшее числа 1 одг П Рь Регистр=1последовательных приближений 13 и цифроаналоговый преобразователь имеют разрядность, равную в,В исходном состоянии регистр последовательных приближений 13 и сумматоры 4,1 - 4.п по модулям СОК обнулены.Преобразуемое напряжение Ох подается по шине 7 на первый вход компаратора 12, После подачи по шине 8 запускающего импульса начинается процесс поразрядного кодирования, в первом такте которого в старшем разряде регистра последовательных приближений 13 выставляется уровень логической единицы, Приоритетный шифратор 2 имеет п входов и 1 = одарю выходов. Старшие разряды регистра последовательных приближений 13 подключены к входам приоритетного шифратора 2, имеющим меньший приоритет, а младшие - к входам 5 10 15 20 25 30 35 40 45 50 55 с большим приоритетом. Поэтому на выходе шифратора 2 имеем код, соответствующий входу с наименьшим приоритетом. Этот код подается на адресные входы постоянного запоминающего устройства 3 емкостью ах х К, где К - разрядность кода в выбранный СОК, В постоянной запоминающее устройство 3 записаны а кодов в СОК, являющиеся эквивалентными чисел 2, 2, ., 2 ,Таким образом, в первом такте на выходных шинах постоянного запоминающего устройства 3 появятся остатки СОК, соответствующие числу 2 ", которые подаются на сумматоры 4.1 - 4.п по модулям соответствующих оснований СОК.На выходе цифроаналогового преобразователя 14 вырабатывается напряжение а - 12 Ь, которое сравнивается компаратором 12 с преобразуемым напряжением О. Если О,(2" Л, то на выходе компаратора 12 низкий логический уровень и с приходом следующего тактового импульса единица в старшем разряде регистра последовательных приближений 13 не сохранится. Если же Ох2 Л, то высокий логический урощ вень на выходе компаратора 12 через элемент И 5 разрешает суммирование сумматором 4.1 - 4,п по модулям оснований СОК с приходом задержанного элементом задержки 6 тактового импульса. Задержка необходима для установления переходных процессов на выходах постоянного запоминающего устройства 3 и на выходе компаратора 12.Во втором такте устанавливается логическая единица в следующем разряде регистра последовательных приближений 13 и шифратором 2 выбирается код СОК на выходах постоянного запоминающего устройства 3, соответствующий числу 2На выходе цифроаналогового преоб 1 оазователя 14 имеем напряжение (а 2 + +2 ) Л, где а - старший разряд регистра последовательных приближений 13, имеющий значение 0 или 1.По результатам сравнения компаратором 12 напряжения Ох и напряжения на выходе цифроаналогового преобразователя 14 либо дается, либо не дается разрешение суммирования сумматором 4,1 - 4.п по модулям оснований СОК,Таким образом за а+1 тактов на шине 10 получим цифровой эквивалент преобразуемого напряжения в двоичной системе счисления, а на шинах 11,1 - 11.п образуются остатки Х, Хг, Х в.системе остаточных классов.Подсчитаем выигрыш аппаратурных затрат.Предлагаемое устройство содержитаналого-цифрово, преобразователь поразрядного кодирования, состоящий из компаратора, регистра последовательныхприближений, цифроаналогового преобразователя, приоритетный шифратор, постоянное запоминающее устройство, исумматоров по модулям оснований СОК,элемент И и элемент задержки.Прототип содержит а компараторов, а 10ключей, т блоков вычитания, аналого-цифровой преобразователь, блок ключей, щэлементов И, и - 1 шифраторов и и - 1 сумматоров по модулям оснований системы остап 15точных классов, где в = )оцуп П Р;, и -=гколичество оснований системы остаточныхклассов.Таким образом, введение аналого-цифрового преобразователя поразрядного кодирования позволяет сэкономить в - 1компараторов, щ ключей, щ блоков вычитания, аналого-цифровой преобразователь,блок ключей, а - 1 элементов И. Введениепостоянного запоминающего устройства иэлемента задержки позволяет сэкономитьишифраторов и устройство для формирования управляющих импульсов, подаваемых в прототип через шину управления.Также предлагаемое устройство экономит устройство формирования эталонныхнапряжений, подаваемых в прототип по шине эталонных напряжений,Формула изобретения35Аналого-цифровой преобразователь в код системы остаточных классов, содержащий и - 1 сумматоров по модулям оснований системы остаточных классов, где и - количество оснований, выходы которых являются40 первой выходной шиной кодов соответствующих остатков, блок аналого-цифрового преобразования, первые выходы которого являются второй выходной шиной, второй выход соединен с первым входом элемента И, а первый вход является входной информационной шиной, и шифратор, о т л и ч а ющ и й с я тем, что, с целью упрощения и расширения области применения за счет возможности получения дополнительной информации в двоичном коде, в него введены сумматор по модулю и-го основания, выход которого является первой выходной шиной кода п-го остатка, элемент задержки и запоминающее устройство, шифратор выполнен на приоритетном шифраторе, а блок аналого-цифрового преобразования выполнен в виде последовательно соединенных компаратора, первый вход и выход которого являются одноименным входом и вторым выходом блока аналого-цифрового преобразования, регистра последовательных приближений, выходы разрядов которого являются первыми выходами блока аналогоцифрового преобразования и цифроаналогового преобразователя, выход которого подключен к второму входу компаратора, второй вход регистра последовательных приближений является входной шиной запуска, а третий вход является входной шиной тактовых импульсов и обьединен с входом элемента задержки, выход которого соединен с вторым входом элемента И, выход которого соединен с входами разрешения и сумматоров по модулю оснований системы остаточных классов, входы суммирования которых через запоминающее устройство подключены соответственно к выходам приоритетного шифратора, входы с меньшим приоритетом которого подключены соответственно к выходам старших разрядов регистра последовательных приближений, выходы младших разрядов которого соответственно подсоединены к входам с большим приоритетом приоритетного шифратора.1765891 Составитель Э, КурбановТ. Орловская Техред М,Моргентал Корректор И. Шмакова да льский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 роизводственно аказ 3389 Тираж ВНИИПИ Государственного комитета 113035, Москва, ЖПодписноеобретениям и открытиям при ГКНТ СССРаушская наб., 4/5