Делитель частоты следования импульсов

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ С ото з СоветскихСоциаписткческкхРеспублик(51)М. Кл. Н 03 К 21/06 Н 03 К 23/00 с присоединеииеьт заявки М Гевуаарствапвй каавтет СССР кв аелва кзввретвкик и еткрьпий(54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ 1Изобретение относится к вычислительнойтехнике д может быть использовано при построении цифровой измерительной аппаратурыинфранизких частот.Известен делитель частоты следования импульсов, содержащий счетчик импульсов, блокпамяти и элемент сравнения, одни входы которого соединены с соответствующими выходами разрядов счетчика импульсов, а другиес выходами блока памяти, при этом разрядысчетчика импульсов через элементы И соединены с соответствующими входами блокапамяти, а выход элемента сравнения черезэлемент ИЛИ соединен с шиной сбросасчетчика импульсов 1,Недостатком данного устройства являетсяего сложность при больших коэффициентахделения, обусловленная большим числом раз-рядов счетчика и блока памяти и вследствиеэтого низкая надежность.Наиболее близким по технической сущности к предлагаемому является делитель частотыследования импульсов, содержащий счетчикимпульсов, блок памяти, элемент сравнения,первые входы которого соединены с выхода.ми соответствующих разрядов счетчика импульсов, а вторые - с выходами блока памяти,входы которого через элемент И соединены сразрядными выходами счетчика. импульсов,а триггер и дешифратор нулевого состояния,входы которого соединены с разряднымивыходами счетчика импульсов, а выход - снулевым входом триггера, единичный входкоторого подключен к выходу элементасравнения, а выход через элемент ИЛИ соеди.нен с обнуляющим входом счетчика импульсов 2,Однако известное,стройство имеет не.достаточно высокую надежность из-за его15возрастающей сложности при увеличении козф.фициента деления.Цель изобретения - повышение надежности устройства.20Для достижения указанной цели в делительчастоты следования импульсов, содержащийсчетчик импульсов, вход которого подключенк входной шине, а разрядные выходы - ксоответствующим входам первого элемента1003350 3совпадения, блок памяти и первый триггер,введены второй триггер, сумматор по модулюдва, второй элемент совпадения и элементзапрета, первый вход которого соединен с выходом первого элемента совпадения и первымвходом второго элемента совпадения, второйвход - с входом счетчика импульсов, у"р.ляющнм входом блока памяти, вторым входом второго элемента совпадения и первымивходами первого и второго триггеров, вторыевходы которых соединены соответственно ссигнальным выходом и выходом. переноса сумматора по модулю два,. первый вход которогосоединен с выходом блока памяти, а второйвход - с выходом второго триггера) второйвход которого подключен к третьему входувторого элемента совпадения, при этом выход первого триггера соединен с вторым входом блока памяти,адресные входы которогосоединены с соответствующими разряднымивыходами счетчика импулдсов,На фиг. 1 представлена структурная сХемаустройства; на фиг, 2 - временные диаграммы,поясняющие его работу на примере делителячастоты с коэффициентом деления восемь,Устройство содержит п.разрядный. счетчик 1импульсов, оперативный блок 2 памяти, сумматор 3 по модулю два, триггеры 4 и 5,элементы б и 7 совпадения, элемент 8 запре-,та.30Рассмотрим работу устройства на примеределитсля частоты с коэффициентом делениявосемь, у которого счетчик импульсов имееттолько один двоичный разряд, а матрица оперативного блока памяти состоит из двух ячеек,На вход устройства поступает импульсныйсигнал 1 (фиг. 2). С приходом каждого импульса счетчик 1 изменяет свое состояние ипроисходит последовательный опрос всех ячеекблока 2. Импульс на выходе блока 2(фиг, 2 в) соответствует состоянию опрашива 40емой ячейки памяти, Этот импульс суммируется в сумматоре 3 с импульсом, поступаю.щим с выхода триггера 5 (фиг, 2 г), на вы.ходе сумматора 3 формируется импульс сум.мы (фиг, 2 д) и импульс переноса (фиг, 2 е). 45По окончании импульса 1 на выходеустройства происходит запись суммы втриггер 4 (фиг. 2 ж) и импульс переносав триггер 5 (фиг, 2 г), а импульс с выходатриггера 4 переписывается в ту же опрашиваемую ячейку блока 2. Эпюры 2 д и 2 и соответствуют сигналам соответствующих состоянийячеек блока 2. Во время записи информациив блок 2 на его выходе присутствует сигналлогической единицы (фиг, 2 в), счетчик 1 в . 55процессе работы изменяет свое состояние от0 до 2 - 1, при этом происходит последоваительный опрос и изменение состояний всех ячеек блока 2. Элемент 6 из всех состояний счетчика выделяет одно, соответствующее значениям Х - 1 ( 1:. и). При этом сигнал на выходе элемента б д = 1. Элемент 8 формирует импульсный сигнал 9 = 1 Л д (фиг. 2 к) во время паузы между импульсами сигнала Ф, соответствующими переходу счетчика .1 из состояния 2 - 1 в состояние О, т, е. им.Ипульс и предшествует переходу счетчика 1 в состояние О, Триггер 5 сигналом д уста. навливается в состояние логической единицы, и с приходом. следующих 2" импульсов входного сигнала, за счет работы сумматора 3 и триггеров 4 и 5, код в матрице блока 2 увеличивается на единицу. Так на фиг, 2 9 и 2 л моментам времени 1,-1 соответствуют состояния ячеек памяти11 13 13 14У, О 1 О 1Уг 0О.1 1Таким образом, за период времени, сост. вегствующий появлению 2 импульсов вход.ного сигнала 1, состояние оперативного бло. ка 2 памяти изменяется на единицу,. а посколь. ку его еа 4 кость равна 2 бит, то переход изьсостояния К = 2 - 1 в состояние й = О,Ибудет происходить через 22 периодов переполнения счетчика 1, т. е. через 2(2 и . такЗНИ) тов входного сигнала Ф Переход блока 2 из состояния 2 - 1 в состояние 0 сопровождает 2 Ися сигналом переноса, совпадающим во, времени с моментом. перехода счетчика 1 в сос. тояние О, Этот импульс выделяется элементом 7 и поступает на выход устройства.Следовательно, предлагаемое устройство, содержащее и-разрядный счетчик импульсов, имеет коэффициент деления К =22)и Поскольку при изменении и меняется только объем счетчика 1 импульсов и число входов элемента 6 совпадения, а степень интеграции матриц памяти значительно больше, чем дру. тих логических элементов, то при больших значениях К объем данного устройства значительно меньше, чем известного устройства,По сравнению с базовым объектом изобретение имеет более высокую надежность при коэффициентах деления более 2, а также меньший аппаратурный объем и потребляемую мощность. Формула изобретения Делитель частоты следования импульсов, содержащий счетчик импульсов, вход которого подключен к входной шине, а разрядные . выходы - к соответствующим входам перво. го элемента совпадения, блок памяти и первый триггер, о т л и ч а ю щ и й с я5 1003350 Ь тем, что, с целью повьгшання надежности уст., дом блока памяти, а второй вход - с выхо ройства, в него введены второй триггер, дом второго триггера, второй вход которогосумматор по модулю два, второй элемент подключен к третьему входу второго элемеи совпадения и элемент запрета, первый вход та совпадения; при этом выход первого тригкоторого соединен с выходом первого эле гера соединен с вторым входом блока памяти, мента совпадения и первым входом второгоадресные входы которого соединены с соответ. элементасовпадения, второй вход - с входом ствующими разрядными выходами счетчика счетчика импульсов, управляющим входом импульсов. блока памяти, вторым входом второго элемен- Источнйки информации, та совпадения и первыми входами первого и. 6 принятые во- внимание при экспертизе второго триггеров, вторые входы которых со. Авторское СССР Мф 389629 едннены соответственно с сигнальным выходомкл. Н 03 К 21/06, 1969. и выходом переноса сумматора по модулю 2, Авторское свидетельство СССР Нф 497734 два, первый вход которого. соединен с выхо кл. Н 03 К 23/004" Н 03 К 21/06. ВНИИПИ Заказ 159 Тираж 934 Подписное Филиал ППП "Патент", , Ужгород, ул. Проектная