Устройство контроля цифровых блоков

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 19) Я 4 С 06 Р 11/2 Устряти,блок 7я циклр 17 трежим ноивыхо озволяе я объ иватьстовера счетрольногоекта коно блокаских элеункциониг гз ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Казанский государственный университет им. В.И.Ульянова-Ленина (72) Е.Л.Столов и Р.М.Мансуров (53) 681.3 (088.8)(56) Казьмина С,К.Компактное тестирование. - Автоматика и телемеханика 1982, У З,.с. 173-.189.Авторское. свидетепьство СССР У 658562, кл. С Об Г 11/00, 1979. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ(57) Изобретение относится к вычисли тельной технике и может быть использовано при разработке устройств авто номного и встроенного контроля цицеро вых узлов. Цель изобретения - повышение достоверности контроля ство содержит блоки 1, 2 пам триггеры 3,4, счетчики 5,6, сравнения, блок 8 обнаружени элементы ИЛИ 14-16, генерато товых импульсов, входы 18,19 вход 20 пуска, вход 21 начал установки, выход 22 ошибки и 23 исправности. Устройство п определять длину характерных екта контроля циклов и сравн ее с эталонной. Повышение до ности контроля достигается з вычисления характерного конт элемента для конкретного объ троля и введения в устройств 8 обнаружения цикла и логиче ментов, обеспечивающих его ф рование, 2 ил.Изобретение относится к вычислительной технике и может быть использовано при разработке устройств автономного и встроенного контроля цифровых узлов.Цель изобретения - повышение достоверности контроля.На фиг.1 приведена функциональнаясхема устройства; на фиг.2 - функцио днальная схема блока обнаружения цикла.Устройство (фиг.1) содержит блоки1 и 2 памяти, триггеры 3 и 4, счетчики 5 и 6, блок 7 сравнения, блок 8обнаружения цикла, элементы И 9-11, 15элементы 12 и 13 задержки, элементыИЛИ 14-16, генератор 17 тактовых импульсон, вход 18 режима настройкивход 19 рабочего режима, вход 20 пуска, вход 21 начальной установки, выход 22 ошибки, выход 23 исправности,кроме того, на фиг.1 изображен конт 1 ролируемый блок 24,Блок обнаружения цикла (фиг,2) со.держит регистр 25, блоки 26 и 27 25сравнения, элементы И 28-31, элементы ИЛИ 32 и 33, триггеры 34 и 35,счетчики 36-38.Устройство работает следующим образом. ЗОВ режиме настройки к устройствуподключен заведомо исправный объект24 контроля, а в ячейках блока 1 памяти содержится некоторое количествозаранее заданных чисел входного тестового набора, Данный режим задаетсясигналом, поступающим на вход 18 настройки, который переводит триггер 3в единичное состояние. Вначале н устройство поступает сигнал на вход 21 4 Оначальной установки, который черезэлемент ИЛИ 14 проходит на установочные входы счетчика 6, на К-вход счетчика 5, на К-вход триггера 4, на входэлемента ИЛИ 15, с выхода которого 45сигнал начальной установки поступаетна вход блока 8, на вход объекта 24контроляи на вход считывания блока1 памяти. Поскольку счетчик 5 находится в нулевом состоянии, на адрес Оных шинах блоков 1 и 2 памяти присутствует нулевой код, поэтому по сигналу считывания на информационном выходе блока 1 памяти устанавливаетсячисло, содержащееся в нулевой ячейке,которое в качестве входной тестовойинформации поступает на информационный вход объекта 24 контроля. Работаустройства начинается по сигналу на входе 20 пуска. Этот сигнал устанавливает триггер 4 в единичное состояние, что открывает элемент И 9, и сигналы с выхода генератора 17 тактовых импульсов начинают поступать на входы синхронизации объекта 24 контроля и блока 8. В данной ситуации объект контроля находится под воздействием одной и той же входной двоичной тестовой комбинации, установленной на его информационном входе,В тактовые моменты времени на информационном выходе объекта 24 контроля появляется выходная информация, которая поступает в блок 8 для анализа. Через некоторое количество тактов объект 24 контроля попадает в цикл ввиду конечности числа состояний. Задача блока 8 - зафиксировать факт попадания объекта контроля и цикл. Сигнал об этом с выхода блока 8 проходит через элемент И 11 на вход записи блока 2 памяти и в нулевую ячейку этого блока записывается информация о длине цикла, содержащаяся на информационном выходе блока 8, Одновременно сигнал с выхода элемента И 11 через элемент ИЛИ 16 поступает на счетные входы счетчиков 5 и 6 и на элемент 12 задержки, Поскольку информация в счетчике 5 увеличивается на единицу, увеличивается на единицу и код на адресных шинах блоков 1 и 2 памяти, тем самым подготавливаются к работе очередные ячейки блоков памяти, Импульс, задержанный элементом 12 задержки на время установления нового адреса, через элемент ИЛИ 15 поступает на вход считывания блока 1 памяти и на входы установки начального состояния объекта 24 контроля и блока 8. Таким образом, на информационном входе объекта контроля присутствует новая входная тестовая комбинация, а блок 8 готов для вычисления длины следующего цикла. По приходу с выхода элемента И 9 очередного тактового импульса начинается новый цикл работы устройства. Процесс настройки устройства продолжается до появления импульса переполнения с выхо. да счетчика 6. Таким образом, для каждого входного тестового числа, записанного в блоке 1 памяти, устройст. вом будет найден соответствующий цикл объекта контроля, при этом все величины .длин циклов будут записаны в соответствующих ячейках блока 210 15 20 25 ЗО 35 40 50 памяти. Сигнал с выхода 22 переполне. ния счетчика поступит на выход 23 устройства, сигнализируя о конце настройки, и на вход элемента ИЛИ 14, сигнал с выхода которого приводит устройство в исходное состояние.Следует отметить, что величины длин обнаруженных циклов по существу представляют собой сжатую информацию об исправном объекте контроля, причем эта информация однозначно зависит от типа объекта контроля.В рабочий режим устройство переводится сигналом на входе 19, который устанавливает триггер 3 в нулевое состояние, Теперь к устройству подключен объект 24 контроля, исправность которого следует определить. В и ячейках блока 1 памяти, начиная с нулевой, размещены и чисел входной тестовой информации, а в и ячейках блока 2 памяти находятся величины длин циклов эталонного объекта контроля, полученные в режиме настройки. Работа устройства в этом режиме протекает аналогично рассмотренному выше режиму настройки с момента появления сигнала на входе 21 начальной установки до момента появления сигнала обнаружения цикла на вьгходе блока 8. Поскольку триггер 3 находится в нулевом состоянии, элемент И 10 разрешает прохождение сигнала с выхода блока 8 на вход считывания блока 2 памяти, с выхода которого на вход блока 7 сравнения поступает число, соответствующее длине очередного цикла эталонного объекта контроля. Одновременно сигнал с выхода элемента И 10, проходя через элемент 13 задержки, поступает на управляющий вход блока 7 сравнения, По этому сигналу длина обнаруженного цикла объекта 24 контроля, присутствующая на выходе блока 8, сравнивается с длиной цикла эталонного узла, поступающего с выхода блока 2 памяти.Элемент 13 задержки необходим для задержки сигнала сравнения по отношению к сигналу считывания, поступающего на блок 2 памяти. Если сравниваемые длины циклов оказываются не равны; блоком 7 сравнения формируется сигнал ошибки, который поступает на выход 22 устройства. Этот же сигнал поступает на вход элемента ИЛИ 14 и приводит устройство в исходное состояние. При равенстве длин циклов сигнал с другого выхода блока 7 сравнения через элемент ИЛИ 16 поступаетна счетные входы счетчиков 5 и 6 ина элемент 12 задержки, благодарячему код на адресных шинах блоков 1и 2 памяти возрастает на единицу,объект 24 контропя и блок 8 сбрасываются в начальное состояние, а импульс, поступающий на вход считывания блока 1 памяти, выбирает очередное входное тестовое число.С приходом очередного тактового импульса начинается новый цикл работы устройства.При исправности объекта 24 контроля в процессе работы устройства с выхода элемента ИЛИ 16 на счетный вход счетчика 6 поступает п импульсов, Это вызывает появление импульса переполнения счетчика, который поступает на выход 23 устройства. Таким образом, появление сигнала на выходе 23 говорит об исправности объекта 24 контроля. Этот же сигнал через элемент ИЛИ 14 приводит все устройство в исходное состояние.Блок 8 обнаружения цикла работает следующим образом.Сигнал с выхода элемента ИЛИ 15, приводящий блок в исходное состояние, переводит в нулевое состояние триггер 35, а через элемент ИЛИ 32 в нулевое состояние счетчик 38 циклов и в единичное состояние триггер 34.Кроме того, этот сигнал, проходя через элемент ИЛИ 33, поступает на Я-вход счетчика 37 совпадений, устанавливая все его разряды в единичное состояние, т.е, в счетчике 37 устанавливается код на единицу меньший,чем нулевой. В процессе работы на информационный вход блока обнаруженияцикла подаются данные, подлежащие обработке, которые поступают на первый информационный вход блока 26 сравнения и информационный вход регистра25, На тактовый вход блока 8 подаются импульсы синхронизации (по одномуна каждое число на информационномвходе), которые поступают на первые входы элементов И 28 и 29, вторыевходы которых соединены с прямым иинверсным выходами триггера 34.Таким образом, в зависимости отсостояния триггера 34 тактовые импульсы проходят по разным каналам. Приединичном состоянии триггера 34 тактовый импульс через элемент И 29 пос 133956750 55 тупает на синхровход регистра 25.По этому синхросигналу информация синформационного входа блока 8 записывается в регистр 25 и поступает навторой информационный вход блока 26сравнения. Одновременно с этим импульс с выхода элемента И 29 поступает на К-вход триггера 34 и устанавливает его в нулевое состояние, а такжепоступает на вход записи счетчика 36.По этому сигнал через информационныйвход счетчика 36 считывается содержимое. счетчика 38 цикла. При нулевомсостоянии триггера 34 тактовые импульсы через элемент И 28 поступает насчетный вход счетчика 36, уменьшаякаждый раз его содержимое на единицудо обнуленияВ следующем после обнуления такте тактовый импульс проходит через открывшийся элемент И 30на управляющий вход блока 26 сравнения, разрешая сравнение данных поего первому и второму информационнымвходам. Таким образом, сравниваютсячисла, поступающие на вход блока 8и отстоящие друг от друга на величину записанного числа в счетчике 38циклов.С выхода блока 26 сравнения сигнал совпадения попадает на счетныйвход счетчика 37 совпадений, увеличи-,вая его значение на единицу, и наединичный вход триггера 34, подготавливая его к приему очередных данных.При обнаружении цикла содержимоесчетчика 3 совпадений увеличивается,пока не достигает значения, записанного в счетчике 38 циклов, а это означает, что будут проверены все числацикла. В этом случае второй блок 27сравнения, первый вход которого связан с информационным выходом счетчика 38 циклов, а второй вход с информационным выходом счетчика 37 совпадений, вырабатывает сигнал, которыйпри единичном состоянии триггера 35проходит через элемент И 31 на выходблока 8, сигнализируя об обнаружениицикла. В этот момент с информационного выхода блока 8 можно получить информацию, характеризующую цикл, Сигнал же несовпадения с выхоца блока26 сравнения поступает на счетныйвход счетчика 38 циклов, увеличиваяего значение на единицу, на входустановки нуля счетчика 36 и черезэлемент ИЛИ 33 на Б-вход, устанавливая в единицу все его разряды,5 10 15 О 25 ЗО 35 40 Таким образом, при несовпаденияхзначение счетчика 38 растет до переполнения, сигнал о котором, пройдячерез элемент ИЛИ 32, поступает навход установки нуля счетчика 38 циклов, на единичный вход триггера 34,готовя его к приему новых данных, ичерез элемент ИЛИ 33 - на Я-входсчетчика 37 совпадений. Разрядностьсчетчиков 37 и 38 должна быть не менее (т), где ш - число элементовпамяти объекта 24 контроля. Это обеспечит обнаружение любого цикла, вплотьдо максимального, длины 2,Анализируемая последовательностьчисел, как правило, имеет некоторыйначальный непериодический участок,Это приводит к тому, что у блока 8имеет место переходной режим в течение которого сн не в состоянии обнаружить цикл. Этот режим длится от момента запуска блока 8 до появленияимпульса переполнения счетчика 38циклов. В такте, предшествующем импульсу переполнения, значения счетчиков 37 и 38 совпадут и сигнал обэтом с выхода блока 27 сравнения переключит триггер 35 в единичное состояние, подготавливая тем самым элемент И 31 для пропускания сигналаобнаружения цикла на выход блока 8,Основной режим работы начинается споявления импульса переполнения счетчика 38 циклов, который приводит вычислитель в исходное состояние. Вэтот момент анализируемая последовательность чисел обязательно находитсяв пределах циклической части. Основной режим заканчивается сигналом совпадения на выходе блока 27 сравнения,который через открытый элемент И 31проходит на выход блока 8 обнаружения цикла. Формула изобретения Устройство для контроля цифровых блоков, содержащее первый и второй блоки памяти и блок сравнения, при,чем группа выходов первого блока памяти является группой информационных выходов устройства для подключения к группе информационных входов контролируемого блока, группа выходов второго блока памяти соединена с первой группой информационных входов блока сравнения, выход неравенства которого является выходом ошибки уст13395678 40 45.входов второй схемы сравнения, вторая 55 ройства, о т л и ч а ю щ е е с ятем, что, с целью повышения достоверности контроля, в устройство введеныблок обнаружения цикладва счетчика,два триггера, генератор тактовых импульсов, два элемента задержки, триэлемента ИЛИ и три элемента И, причем группа информационных входов блока обнаружения цикла является группойинформационных входов устройства дляподключения к группе выходов контролируемого блока, вход пуска устройства соединен с Б-входом первоготриггера, выход которого соединен спервым входом первого элемента И, выход которого соединен с входом син.хронизации блока обнаружения циклаи является выходом устройства дляподключения к синхровходу контролируемого блока, вход начальной установки устройства соединен с первым входом первого элемента ИЛИ, второй входкоторого соединен с выходом неравенства блока сравнения, выход равенствакоторого соединен с первым входомвторого элемента ИЛИ, выход которогосоединен с счетными входами первогои второго счетчиков и входом первогоэлемента задержки, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен свходом чтения первого блока памяти,с входом начальной установки блокаобнаружения цикла и является выходомустройства для подключения к входуначальной установки контролируемогоблока, адресный вход второго блокапамяти объединен с адресным входомпервого блока памяти и подключен квыходу второго счетчика, вход обнуления которого соединен с нулевым входом первого триггера, с установочными входом первого счетчика, вторымвходом третьего элемента ИЛИ, и выходом первого элемента ИЛИ, третий входкоторого соединен с выходом переполнения первого счетчика и являетсявыходом исправности устройства, входы режимов настройки и работы которого соединены с нулевым и единичнымвходами второго триггера соответственно, прямой и инверсный выходы которого соединены с первыми входамисоответственно второго и третьегоэлементов И, вторые входы которыхобъединены и подключены к выходу об"наружения цикла блока обнаруженияцикла, группа информационных выходов 5 10 15 20 25 30 35 которого соединена с группой информационных входов второго блока памятии второй группой информационных входов блока сравнения, вход разрешениясравнения которого соединен с выходом,второго элемента задержки, вход которого соединен с выходом третьего элемента И и входом чтения второго блокапамяти, вход записи которого соединенс вторым входом второго элемента ИЛИи выходом второго элемента И, выходгенератора тактовых импульсов соединен с вторым входом первого элементаИ, причем блок обнаружения цикла содержит регистр, две схемы сравнения,четыре элемента И, два элемента ИЛИ,два триггера и три счетчика, причемв блоке обнаружения цикла информационный вход регистра объединен с первым информационным входом первой схемы сравнения и является информационным входом блока обнаружения цикла,вход синхронизации которого соединенс входами синхронизации первого ивторого триггеров блока обнаруженияцикла и с первыми входами первого ивторого элемента И блока обнаруженияцикла, вторые входы которых соединенысоответственно с прямым и инверснымвыходами первого триггера блока обнаружения цикла, вход 3 которого соединен с счетным входом первого счетчикаи выходом равенства первой схемысравнения, выход неравенства которойсоединен с входом установки в "О"второго счетчика, с счетным входомтретьего счетчика и первым входомпервого элемента ИЛИ блока обнаружения цикла, выход первого элемента ИЛИ соединен с входом установки в единичное состояние всех разрядов первогосчетчика, группа разрядных выходовкоторого соединена с первой группой группа входов которой соединена сгруппой информационных входов второго счетчика, с группой разрядных выходов третьего счетчика и является информационным выходом блока, вход начальной установки блока соединен снулевым входом второго триггера ис первым входом второго элемента ИЛИблока обнаружения цикла, второй вход второго элемента ИЛИ соединен с выходом переполнения третьего счетчика,вход установки в "О", которого соединен с выходом второго элемента ИЛИ,с вторым входом первого элемента ИЛИ(орректор М,Демч Редактор Е.Пап Подписи аж б Заказ ч 22 омитета СССРоткрытийкая наб д. 4/ ИИПИпо д35 р осударственногоам изобретений исква, 11(-35, Рауш.Производственно-полиграфическое предприятие, г. Ужгород, у. Проектна и с единичным входом первого триггера блока обнаружения цикла, 1(-входкоторого соединен с входом записивторого счетчика, с выходом первогоэлемента И и с входом синхронизациирегистра, группа выходов которого соединена с второй г 1 уппой информационных входов первой схемы сравнения,вход разрешения сравнения которой соединен с выходом третьего элемента Ибпока обнаружения цикла, группа входом третьего элемента И соединена с прупОЙ 1 Ворс ных выходов второгосчетчика, вход управления счетом которого соединен с входом третьегоэлемента И и выходом второго элементаИ, выход равенства второй схемы сравнения соединен с первым входом четвертого элемента И и с единичным входом второго триггера блока обнаружения цикла, выход второго триггера соеди. -нен с вторым входом четвертого элементаИ, в ыход ко торого являетс я выходом обнаружения цикла блока обнаружения цикла.