Элемент с тремя состояниями

ах вывода инреобразования цессоров, устойчивымиМДП-транзистовест состоян на допол верторы в режиме пер Известен элемент с ключения. тремя устойчивымияющих МДП-транзисто ой двухтактный инсостояниями на дополнрах, содержащий выходиертор, включенный меельного напряжения и ду шинои положи ния и обшей ши нои ючевые транзисторы и. и р-типа, первым вход ртора и общ тельного нап ченные о г со тветственно, междуно о двухтактного инви между шиной Лоложибритания и в 1 орым вхо выходшиной ряжения м выходи Изобретение относится к вычислительнойтехнике и электронике и может быть использовано при создании интегральных схем на рах, содержащии двухтактныи выходиокаскад и схему управления 11Недостатком такого элемента являезначительная потребляемая мощность, чт зано с наличием сквозных токов через тактного инвертора, причем затворы этихтранзисторов подключены к информационнойшине, первый инвертор, включенный междушиной положительного напряжения питанияи первым входом выходного двухтактногоинвертора, второй инвертор, включенный между вторым входом выходного двухтактногоинвертора и общей шиной, причем, вход пер.вого инвертора подключен к шине прямого1 Оуправляющего сигнала, а его выход - к второ.му входу выходного двухтактного инвертора,вход второго инвертора подключен к шинеинверсного управляющего сигнала, а выход -к первому входу выходного двухтактного15инвертора 2,Недостатком известного элемента такжеявляется значительное потребление мощности,связанное с наличием сквозных токов черезпервый и второй инверторы при переходе изрежима высокого выходного сопротивленияв режим передачи информации, независимо отсигнала на информационной шине,Цель изобретения - уменьшение потребля.емой мощности, 1003349Для досзцжеция поставленной цели в элемент с тремя состояниями ца дополняющих МДП-транзисторах, содержащий выходной двух. тактный инвертор, включенный между шиной положительного напряжения питания и обшей шиной, ключевые транзисторы и- и р-типа,включенные соответственно между первым входом выходного двухтактного ицвертора и общей шиной и между шиной положительного напряжения питания и вторым входом выходного 1 О двухтактного инвертора, причем затворы этих транзисторов подключены к информационной . шине, управляющий инвертор, включенный между вторым входом выходного двухтакт. ного ицвертора и общей шиной, вход которо го подключен к шине инверсного управляющего сигнала, а выход - к первому входу вы. ходцого двухтактцого инвертора н п.кацаль. цый транзистор, включенный между вторым и первым входами выходного двухтактного инвертора, затвор которого подключен к шине прямого управляющего сигнала, введен р-канальный МДП-транзистор, сток которого подключен к второму входу выходного двухтакт. ного ицвертора, исток - к шине инверсного д управляющего сигнала, а затвор - к первому входу выходного двухтактного инвертора,На чертеже представлена электрическаяпринципиальная схема элемента с тремя состоя щниями ца дополняющих МДП-транзисторах.В элементе выходной двухтактцый ицвер. тор 1 включен между шиной 2 положительно. го напряжения питания и общей шиной 3,35 ключевые транзисторы и - и р-тнпа 4 и 5 подключены соответственно между первым входом 6 выходного двухтактцого инвертора 1 и об. щей шиной 3 и между шиной 2 положительного напряжения питания и вторым входом 740 выходного двухтактного инвертора 1, затворы ключевых транзисторов 4 и 5 подключены к информационной шине 8, управляющий ицвертор 9 включен между вторым входом 7 выходного инвертора 1 и общей шиной 3, его вход подключен к шине 10 инверсного управ 45 ляющего сигнала, а выход - к первому входу 6 выходного инвертора 1, исток и сток и-канального транзистора 11 подключены соответственно к первому 6 и второму 7 входам выходного двухтактного инвертора 1, а его эат ф вор подключен к шине прямоГо управляющего сигнала 12, исток и сток р-канального транзистора 13 подключены соответственно к шине инверсного управляющего сигнала 10 и второму входу 7 выходного двухтактного ин. 55 вертора 1, а затвор - к выходу управляюще. го инвертора 9, Выход инвертора 1 подключен к выходной шине 14. Элемент работает следующим образом.В исходном состоянии (высокое выходное сопротивление), на шины прямого 12 и ин. версного 10 управляющих сигналов поступают соответственно логические "0" и 1" (уровню логического "0" соответствует потенциал общей шины, а уровню логической "1" - уровень положительного напряжения литания). В результате, на выходе управляющего инвертора 9 устанавливается напряжение уровня логического "0", запирающее п.канальный транзистор выходного двуктактного инвертора 1, а р-канальный транзистор выходного двухтактного инвертора 1 запирается напряжением логической "Г, поступающим на его затвор через открытый р-канальньй транзистор 13, Тогда прц логическом "0" на шине прямого управляющего сигнала и логической "1" на шине инверсного управляющего сигнала, состояние высокого выходного сопротивления на шине 14 сохраняется, независимо от значения сигнала на информационной шине 8.В режиме передачи информации, на шины 12 н 10 поступают соответственно, логическая "1" и логический "0", в результате чего р-ка. нальный транзистор управляющего инвертора 9 и и-канальный транзистор 11 открываются. При поступлении на информационную шину логической "1" ключевой транзистор 4 открывается, что приводит к запиранию и-канального и отпиранию р-канального транзисторов выходного двухтактного инвертора 1 и лоявлению ца шине 14 уровня напряжения логической "1".При поступлении на информационную шину уровня напряжения логического О", ключевой транзистор 5 открывается, а ключевой транзистор 4 закрывается, что приводит к запиранию р-канального и отпиранию и-канального транзисторов выходного двухтактного инвертора 1 и появлению на шине 14 уровня напряжения логического "0", Р канальный транзистор 13 при этом заперт положительным по. тенциалом на его затворе и стоке относительно истока,При логической "1" на информационной шине 8, изменение сигнала на шинах 10 и 12 (перевод элемента из режима высокого выход.- ного сопротивления в режим передачи инфор. мации или наоборот), не приводит к протеканию сквозных токов, что обеспечивает более низкую потребляемую мощность по сравнению с известным устройством.формула изобретенияЭлемент с тремя состояниями на дополня. ющих МДП-транзисторах, содержащий выходной двухтактный инвертор, включенный между шиКорректор Е. Рошко к инив Подписное 1590/46 Тираж 934ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб д, 4/5 лиал ППП агент П ная, 4 жтород,5 1003349 6ной положительного напряжения питания и об. ра, затвор которого подключен к шине прящей шиной, ключевые транзисторы и- н р-типа, мого управляющего сигнала, о т л и ч а ювключенные соответственно между первым щ и й с я тем, что, с целью уменьшениявходом выходного двухтактного инвертора и потребляемой мощности, в него введен р каобщей шиной и между шиной положительного а нальный МдП-транзистор, сток которого поднапряжения питания н вторым входом выход. ключен к второму входу выходного двух.ного двухтактного инвертора, причем затворы тактного инвертора, исток - к шине инверс. этих транзисторов подключены к ннформацион ного управляющего сигнала, а затвор - киой шине, управляющий инвертор,включенный первому входу выходного двухтактного инвер, между вторым входом выходного двухтактного 0 тора.иивертора и общей шиной, вход которого под- Источники информации,ключен к шине инверсного управляющего . принятые во внимание при экспертизесигнала, а выход - к первому входу выход 1. Патент США У 4037114, кл. 307 - 205,ного двухтактного инвертора, и п-канальный 1977.транзистор, включенный между вторым и пер 2. Авторское свидетельство СССР Мф 725235,вым входами выходного двухтактного инверто кл. Н 03 К 19/08, 1978,