Устройство для селекции изображений объектов

(21) (22) (46) 1) 2) итут ов и П.В. Ш (53) 8 (56) в М 9 1в %1 8 (54) БРА (57) вычи Ои эобретение относи лительной технике овано для определ ажений в системах и в устройствах д ся к автоматике и и может быть исения параметровтехническим зрея распознавания ычи изо ние обр сти и деле ройс блок полн ра; функ на ф нальн врем ные цУ датчи такто ДАРСТВЕННЫЙ КОМИТЕТЗОБРЕТЕНИЯМ И ОТКРЫТИЯМГКНТ СССР РСКОМУ СВИДЕТЕЛЬСТВУ 382386/24-248.01.883.11.90. Бюл. М 43ензенский политехнический инс,Л. Држевецкий, Р.А. Абульхаелундов1.327.12 (088.8)торское свидетельство СССР569, кл. 6 06 К 9/00, 1980.торское свидетельство СССР3413, кл. 0 06 К 9/00, 1986.СТРОЙСТВО ДЛЯ СЕЛЕКЦИИЕНИЙ ОБЪЕКТОВзобретениеотносится к автоматлительной технике и может бы ов,ель изобретения - расширение облаименения за счет обесйечения опреия связности объекта.а фиг.1 представлена блок-схема уства; на фиг.2 - функциональная схема сопряжения; на фиг.3 - пример выния функциональной схемы селектоа фиг.4 - пример выполнения иональной схемы блока регистрации; г.5 - пример выполнения функциой схемы формирователя; на фиг.6 - нная диаграмма, поясняющая основклы работы устройства.тройство содержит телевизионный.1, блок 2 квантования, генератор 3ых импульсов, блок 4 формирования пользовано для определения параметров изображений в системах с техническим зрением и в устройствах для распознавания образов, Цель изобретения - расширение области применения эа счет обеспечения определения связности объекта, Устройство содержит телевизионный датчик, блок квантования, генератор, блок формирования кода номера изображения, блок сравнения кодов, реверсивный счетчик, два формирователя, три элемента задержки, триггер, три элемента ИЛИ, два коммутатора, блок сопряжения, блок регистрации, элемент сравнения и селектор.1 3 и, ф лы, 6 ил 1 табл,кода номера изображения, блок 5 сравнения кодов, реверсивный счетчик 6, первый 7 и второй 8 формирователи, первый 9, второй 10 и третий 11 элементы задержки, триггер 12, первый 13, второй 14 и третий 15 элементы ИЛИ, первый 16 и второй 17 коммутаторы, блок 18 сопряжения, блок 19 регистрации, элемент 20 сравнения, селектор 21, вход 22 синхронизации, первый 23, второй 24 и третий 25 выходы устройства.Блок 18 сопряжения (фиг,2) содержит первый 26 и второй 27 элементы памяти, сумматор 28, первый 29 и второй 30 регистры, первый 31 и второй 32 коммутаторы, элемент 33 сравнения, счетчик 34, элемент НЕ 35, первый 36, второй 37, третий 38, четвертый 39 и пятый 40 элементы ИЛИ, первый 41, второй 42, третий 43, четвертый 44, пятый 45, шестой 46 и седьмой 47 элементы задержки, первый 48, второй 49 и третий 50 элементы И, первый 51, второй 52, третий 53 и четвертый 54 дешифраторы, эле 160871110 15 50 55 мент 55 стековой памяти, первую 56 и вторую 57 группы информационных входов, первый 58, второй 59 и третий 60 управляющие входы, тактовый 61 и синхронизирующий 62 входы, первую 63 и вторую 64 группы выходов, первый 65, второй 66 и третий 67 выходы,Селектор 21 (фиг.3) содержит первый 68 и второй 69 дешифраторы, первый 70 и второй 71 элементы И, элемент 72 задержки, первый 73 и второй 74 входы, группу входов 75, первый 76, второй 77 и третий 78 выходы и тактовый вход 79.Блок 19 регистрации (фиг.4) содержит первый 80, второй 81, третий 82 и четвертый.83 счетчики, первый 84 и второй 85 элементы И, первый 86 и второй 87 элементы ИЛИ, первый 88 и второй 89 элементы задержки, первый 90, второй 91, третий 92 и четвертый 93 входы, тактовый 94 и синхронизирующий 95 входы, первый 96, второй 97 и третий 98 выходы,Формирователь фиг,5) содержит дешифратор 99, элемент 100 задержки, вход 101, тактовый вход 102 и выход 103,На временной диаграмме (фиг,6) показаны импульсы 104 на выходе генератора 3 и импульсы 105 синхронизации телевизионного датчика 1 (где скадр. - время прямого хода луча считывания изображения: 1 обр. - время обратного хода луча считывания изображения), импульсы 106 на входе 22 устройства, импульсы 107 на выходе формирователя 8, импульсы 108 на первом входе селектора 21, импульсы 109 на выходе триггера 12, импульсы 110 на входе триггера 12, импульсы 111 на четвертом входе и третьем выходе блока 19 регистрации, импульсы 112 на тактовом входе блока 19 регистрации, импульсы 113 на синхронизирующем входе блока 18 сопряжения, импульсы 114 на третьем входе и первом выходе блока 19 регистрации (где гп - число объектов), импульсы 115 на втором входе и втором выходе блока 19 (где К - число узлов) и импульсы 116 на первом входе блока 19 (где и - число связей в узле),Устройство работает следующим образом.Изображение, представляющее собой фигуры произвольной формы, сканируется телевизионным датчиком 1 и квантуется на два уровня блоком 2 квантования, Бинарный видеосигнал с выхода блока 2 квантования поступает на первый вход блока 4 формирования кода номера изображения. Во время считывания кадра триггер 12 находится в состоянии "0", во время обратного хода - в состоянии "1". 20 25 30 35 40 45 В процессе считывания изображения в первый элемент 26 памяти блока сопряжения заносится номер начального элемента обьекта. При этом на третьем выходе блока 4 формирования кода номера изображения появляется импульс, длительностью равный времени разложения одного элемента в строке, и через элемент 10 задержки и элементы ИЛИ 14 и 13 поступает на вторые управляющие входы первого (адресного) 16 и второго(информационного) 17 коммутаторов и на второй вход блока 18 сопряжения, где через первый элемент ИЛИ 36 - на вход "Запись" первого элемента 26 памяти, Информация о номере объекта с первого выхода блока 4 формирования кода номера изображения коммутируется через вторые группы информационных входов коммутаторов 16 и 17 и записывается в первый элемент 26 памяти. В случае пересечения областей, принадлежащих одному и тому же объекту с разными начальными номерами, на выходе блока 5 сравнения кодов возникает импульс, который через первый формирователь 7 поступает на первый вход блока 18 сопряжения. По этому сигналу посредством первого элемента 41 задержки, третьего элемента ИЛИ 38, первого элемента И 48, первого регистра 29, сумматора 28, четвертого элемента 44 задержки и второго элемента ИЛИ 37 осуществляется увеличение кода второго элемента 27 памяти на единицу и при этом младшие разряды адреса второго элемента 27 памяти через первый коммутатор 31 имеют код сумматора 28. За счет задержки сигнала с выхода блока 4 формирования кода номера изображения на первом элементе 9 задержки в элемент 26 памяти блока 18 сопряжения по адресу, определяемому кодом первого выхода блока 4 формирования кода номера изображения записывается информация кодом с второго выхода блока 4 формирования кода номера иэображения, а через такт в первый элемент 26 памяти по адресу, определяемому кодом с второго выхода блока 4 формирования кода номера изображения, записывется информация, определяемая кодом с первого выхода блока 4. В результате, по каждому адресу, определяемому кодом на первой группе информационных входов блока 18 сопряжения, в первом элементе 26 памяти записывается связь, а во втором элементе 27 памяти - количество связей узла с данным номером После считывания кадра изображения на тактовый вход формирователя 7 подается импульс, который переводит триггер 12 в состояние "1". Импульс с выхода блока 8 устанавливает в начальное состояние счет 1608711чики б вход з третий низир запуск 31, 34,32, 55. через реверс момен чальн цепью ВХОДОВ татор 1 дов бл группе цель э ную ин 19 реги ма фун пускаю входа первый вый уп осущес 30 кода чике 6. вертый И 49 и, счетчик которы нения с которы хода су случае,кода на ЗЗ.срав втором ВЫХОДВ с эадер ды деш ответств В э шифрат формац Й-разря по такт счетчик пор, пок будут вы во котор памяти. исходит ЯОГО ЭЛ втором в импульс,. исходно регистр рой элем элементока 19 регистрации через тактовый в первый элемент 26 памяти через первый ".ого блока, Этот же импульс через элемент ИЛИ 36 при этом записывается кодэлемент ИЛИ 15 подается на синхро- счетчика 6, т,е, код элемента, рассматривающий вход блока 18 сопряжения и емого в данный момент. По данному сигет цепь, состоящую из элементов 5 налу осуществляется выбор следующих3, 42, 51, 43, 39, 49, 53, 52, 54, 30, 40, связей, если код на И-разрядном выходе1" с выходатриггера 12 коммутирует стекового элемента памяти не является нуоммутатор 17 И-разрядный выход левым, о чем свидетельствует нулевой уровного счетчика 6, в котором к этому вень на выходе четвертого дешифратора 54,записан код максимального на то при этом появляется импульс на второмго элемента, зафиксированного выходе третьего дешифратора 52, который сна второй группе информационных задержкой на один такт в элементе 47 залока 18 сопряжения, а через комму- держки осуществляет перепись И-разряд-первую группу(й разрядов) выхо- ного. кода с выхода элемента 55 черезка 18 сопряжения.на его же первой 15 второй коммутатор 32 во второй регистр 30информационных входов, Основная и еще с задержкой на один такт на шестомого режима - обработать накоплен- элементе 46 задержки сдвигает информаормацию и передать ее через блок цию элемента 55 в обратном направлениитрации на выходы устройства. Схе- на один шаг,ционирует следующим образом. За С появлением сигнала на выходе пятогоий импульс с синхронизирующего элемента ИЛИ 40 процесс выбора связей полока 18 сопряжения поступает на новому адресу повторяется до тех пор, покавход пятого элемента ИЛИ 40 и пер- все связи не будут полностью просмотрены.авляющий вход коммутатора 32, Если код на выходе элемента 55 нулевой, товляя при этом перепись в регистр 25 импульс появляется на первом выходеомера обьекта, записанного в счет- третьего дешифратора 52, который являетсядновременно через пятый 40 ичет- первым выходом блока 18 сопряжения. Во9.элементы ИЛИ и второй элемент время этого цикла при фиксации каждойпульс поступает на счетный вход связи (повторение "1" на первом выходе34 и кзменяет его код на единицу, 30 третьего дешифратора состояний). появлясравнивается в элементе 33 срав- ется импульс на втором выходе блока 18кодом второго элемента 27 памяти, сопряжения, а при переборе всех связей всписывается в свою. очередь с вы- узле - на третьем выходе блока 18 сопряжематора 28. Результат сравнения в ния.сли код на втором входе больше 35 Импульс с первого выхода блока 18 сопервом выходе с выхода элемента пряжения через третий элемент 11 задержения с задержкой наодин такт на ки уменьшает на единицу состояниелементе 42 задержки и импульсы с счетчика 6, Этот же импульс через первыйетвертого элемента ИЛИ 39 также вход селектора 21, второй элемент И 69 секой на один такт поступают на вхо лектора 21, элемент 72 задержки селекторафратора 51, который работает в со и третий элемент ИЛИ 15 поступает наи с таблицей состояний. синхронизирующий вход блока 18 сопряжем случае на первом выходе де- ния и запускает его снова, но теперь ужера 51."1", проходит занесение ин- рассматривается обьект, номер которого наи из первого элемента 26 памяти в 45 единицу меньше предыдущего,ный стековый элемент 55 памяти и В случае, если просмотрены все объеквому импульсу модифицируется ты, код счетчика 6 принимает состояние "1".4. Этот процесс происходит до тех Это состояние фиксируется вторым дешифиз первого элемента 26 памяти не ратором 69 селектора 21 и разрешает проранывсечастныесвязи,количест хождение импульса с первого входаххранится во втором элементе 27 селектора через элемент И 68 на первыйосле выбора частных связей про- выход селектора 21. По этому импульсуравнение кода счетчика и кода вто- триггер 12 переходит в состояние "0", счетмента 27 памяти, при этом на чик б и блок 4 формирования кода номераходе дешифратора 51 появляется 55 изображения переводятся в состояние "0" икоторый сбрасывает счетчик 34 в через блок 19 регистрации импульс с первосостояние, устанавливает первый го выхода селектора поступает на выход ус 9 в нулевое состояние, через вто- тройства, После. этого цикл работынт ИЛИ 37 записывает во второй повторяется, Во время обратного хода в7 памяти исходный нулевой код, а счетчике 83 блока 19 регистрации фиксиру 1608711где дцл =Мцд Хд, . (4)д,= Ьц Г а ( - . 1) (1 + 1)Ьц=ац П а - ц (6) где д - разность индексовв.значениях Ьи на +1)-м и )-м отсчетах,что вытекает из условия непрерывности, иэ которого следует, что при существовании (5), т,е, д 1 = 1, обязательно существует (6). Соотношения (4) и (5) выполняются только для элементов иэображения, имеющих отрицательный наклон. Из соотношения (3) также следует, что в случае неравенстваи 1. выделяется область пересечения связанных областей, принадлежащих одному и тому же объекту, При этом для устранения неоднородности маркировки предшествующим элементам присваивается один единственный номер и фиксируется область пересечения элементов с разными номерами, но(7) 01 =1,ется количество связей в узле, в счетчике 80 - количество связей в объекте, в счетчике 81 - количество узлов, а в счетчике 82 - количество объектов, В процессе работы в счетчиках - номер рассматриваемых узлов, связи и объекта. Информация о последнем рассмотренном объекте сохраняется до конца следующего кадра,Формирователь (фиг.5) выделяет передний фронт импульса, дешифратор 99 дает на выходе "1" только в случае "1" на первом входе и "0" на втором входе, на котором - сигнал входа, задержанный на один такт,Таким образом, при построении считывания и формировании устройством бинарного изображения с элементами аи, где 1 - текущий номер элемента в строке, ) - текущий номер строки, происходит присвоение очередного номера элементу изображения объекта, т.е,Иц=и.1 ха 1, (1)где ац = 1, если элемент темный, а 1 = О, если элемент светлый, если- 1),1 П- 1 = О (2) независимо от 1,где- текущий номер изображения объекта,Связанные элементы изображения маркируются одинаковым номером, соответствующим условному номеру изображения объекта в результате решения следующего рекурентного соотношения:цл. = С й О . 1 О й , О - 1), х Оц 1 хх ац О А 0+1+1),(-1) хьюг)1 (3) еслиИААФ О,И,-1,.Ф 0(8)й нцсиМ цА5 принадлежащими одному объекту.В процессе считывания изображениязапоминаются номера начальных элементов объекта, при выполнении условий (1) и(2) - и начало областей пересечений:10 ц =Оц Г б(-1),1После считывания кадра изображения,например, во время обратного хода развертки всем связанным областям одного и тогоже объекта присваивается один и тот же15 номер, одновременно для каждого объектаподсчитывается количество связей, количество связей в каждом узле объекта, числоузлов обьекта и количество всех объектов визображении.20 Предлагаемое устройство позволяетрасширить область его применения вследствие обеспечения возможности селективно характеризовать такие параметры, каксвязность объекта, количество узлов, коли 25 чество связей для каждого узла и для объекта в целом,Формула изобретения1. Устройство для селекции изображений объектов, содержащее телевизионный30 датчик, соединенный с блоком квантования,выход которого соединен с первым входомблока формирования кода номера иэображения, первый и второй выходы которогосоединены соответственно с первым и вто 35 рым входами блока сравнения кодов, выходкоторого соединен с вторым входом блокаформирования кода номера изображения,третий выход которого соединен с суммирующим входом реверсивного счетчика, выход40 тактового генератора соединен с третьимвходом блока формирования кода номераизображения, о т л и ч а ю щ е е с я тем, что,с целью расширения области примененияза счет обеспечения определения связности45 объекта, в него введены первый и второйкоммутаторы, блок сопряжения, селектор,блок регистрации, элемент сравнения, первый, второй и третий элементы задержки,первый, второй и третий элементы ИЛИ,50 триггер, первый и второй формирователи,вход первого формирователя подключен квыходу блока сравнения кодов, а выход соединен с первым входом блока сопряжения,первым управляющим входом первого ком 55 мутатора, первым входом первого элементаИЛИ и входом первого элемента задержки,выход которого соединен с первым входомвторого элемета-ИЛИ и первым управляющим входом второго коммутатора, второй1608711 у рав хк том нт етн мс прклюж исо дле тм апе вн схо аиз бпе ввт рдохо ок ебл кци нгру ивыпе вэлененсче чвых дрой гвых дсел ксоп япер ьциипод лвто окотоего лнен ссоп яимп лдампервдер кциифор игера,.ИЛИ иреги тдиневход мформвыхоляютаторформщим х вляющий вход кото ого по клр д ючен к третий выходы блока регистрации являются ": оду первого элемента ИЛИ, вто ой вхарой вход соответствующими выходами устройства, рого соединен с выходом второго эле. Ута задержки, вход которого по кл чстройство по п,1, о т л и ч а ю е ер подключен к с я тем, что блок сопряжения содержит эле,1, щееьему выходу блока фо ми ованф р р ния кода 5 мент НЕ, с первой по пятый элементы ИЛИ, ера изображения, вторые вхо ы блр ды блока с первой по седьмой элементы задержки, яжения и второго элемента ИЛИа ИЛИ под- первый, второй и третий элементы И элечены к выходу вто ого лу р э емента задер- мент сравнения, счетчик, первый и вто ой, группа выходов реве сивногор р ивного счетчика коммутаторы, первый и второй элементы павыи и второи инена с первыми г ппами вхо. ру дов се мяти, сумматор, первый и второй регист, ора, элемента сравнения и вто ого кррого.ком- первый, второй, третий и четвертый дешифтора, вторая и третья г ппы вхру адов раторы и элемент стековой памяти, первая ого и второго коммутато ов по ключут р д юче- группа адресных входов первого элемента оответственно к первому и вто ом выр у р у вы- памяти соединена с группой адресных вхом блока формирования кода номера 15 дов второго элемента памяти и является ражения, второй управляю ий вхощ в од первои группой информационных входов ого коммутатора подключен к выхоого элемента ИЛИ, пе вая г ппа вхду блока, вторая группа адресных входов первор ру хо- го элемента памяти подключена к выходук первой группе информационных вы- первого коммутатора, первый управляющий в блока сопряжения, а группа выхо ов - 20дов - 20 вход которого подключен к выходу первого рвой группе информационных входов элемента НЕ, а вто ой и авля а сопряжения, вторая г ппа инф, а второи управляющий входя группа информа- является третьим управляющим вхо ом ных входов кото ого по клр д ючена к блока и соединен с входом первого злемене выходов второго комм тато а пеу р, пер- та НЕ, первая и вторая группы информацивыход блока сопряжения соединен с 25 онных вхо оымвходомселектораивходомтретьего соединены соответственно с первой и втоента задержки, выход кото ого сор соеди- рои группами информационных входов пес вычитающим вхо ом евед р рсивного ваго элемента сравнения и подключены ика, вторая группа инфо ма иф р ц Онных соответственно к группам выходов сумматоов блока сопряжения сое инен .д е а.с вто ра и счетчика, счетный и установочный вхоруппой входов элемента с авненияр я, ды которого подключены соответственно ккоторого соединен с вто ым вхо омр дом выходу второго элемента И и второму выхотора, второй и третий выходы блока ду первого дешиф ато а и жения сое иненыд ны соответственно с первого и второго элементов ИЛИ. соединегм и вторым входами блока егист ар стра ны с первым управляющим входом первоготретий и четвертый входы кото огорого регистра и подключены к выходу третьегоючены соответственно к первому и элемента И,пе вый вхо котому выходам селектора, т етий выхора, третии выход нен с первым входом третьего дешифрато а ого.соединен с первым вхо ом т етьр д реть- и подключен к второму выходу второго деемента ИЛИ., выхо кото огод р соеди шифратора, второй вход первого элементасинхронизи ю им вхору щ входом блока ИЛИ и второй управляющий вход пе вогожения, выход генерато а тактовыхра р ктовых регистра подключены к выходу первого злервогоьсов соединен с такти ю имиру щими вхо- мента И, третий вход первого элемента ИЛИпервого и второго фо ми оватр ф р р ателей, является вторым управляющим входом блого,второго и третьего элементов за ка, а выход первого элемента ИЛИ соединенм записи первого элемента памяти,и, блока сопряжения, блока регистра- с входом запии селектора, выход второго выход которого соединен с информационрователя соединен с Я-входом триг- ным входом стекового элемента памяти ивторым входом третьего элемента являешься второй группой информационныхсинхронизирующим входом блока 50 выходов блока, вход первого элемента зарации, второй выход селекто аора сое- держки объединен с первым входом третьеи является первымсй-входомтриггераиустановочными го элемента ИЛИ ии реверсивного счетчика и блока управляющим входол б од м лока, выход третьегосоединен с первым входомрования кода номера изображения, элемента ИЛИ со им нта и последним разрядомтриггера соединен с третьими управ первого элемента И ими входами первого и второго комму-. второй группы информационных входовв и блока сопряжения, вход. второго сумматора, первая группа информационрователя является синхронизи юр рую- ных входов которого подключена к выходуодом устройства, а первый, второй и второго элемента памяти, группа информационных входов которого подключена кгруппе выходов первого регистра, группа информационных входов которого объединена с группой информационных входов второго дешифратора и подключена к группе выходов сумматора, группа информационных входов первого элемента памяти подключена к второй группе информационных входов второго коммутатора и является второй группой информационных входов блока, второй вход второго элемента И соединен с синхронизирующими входами первого., второго, третьего, пятого, шестого, седьмого элементов задержки, элемента стековой памяти, вторым входом первого элемента И и является тактовым входом блока, вход записи второго элемента памяти подключен к выходу второго элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента задержки, вход которого подключен к выходу первого элемента И, выход первого элемента задержки соединен с вторым входом третьего элемента ИЛИ, вход третьего элемента задержки подключен к выходу четвертого элемента ИЛИ и первому входу второго элемента И, выход третьего элемента задержки соединен с вторым входом первого дешифратора, первый вход которого подключен к выходу второго элемента задержки, вход которого . соединен с выходом первого элемента сравнения, второй выход первого дешифратора соединен с первым входом четвертого элемента ИЛИ, первым управляющим входом стекового элемента памяти и является вторым выходом блока, первый вход пятого элемента ИЛИ соединен с первым управляющим входом второго коммутатора и явля- Б ется синхронизирующим входом блока,второй вход пятого элемента ИЛИ обьединен с вторым управляющим входом второго коммутатора и входом шестого элемента задержки и подключен к выходу седьмого эле мента задержки, вход которого подключен квторому выходу третьего дешифратора, второй информационный вход которого соединен с выходом четвертого дешифратора, группа входов которого соединена с первой 15 группой информационных входов второгокоммутатора и подключена к группе выходов стекового элемента памяти, группа выходов второго коммутатора соединена с группой информационных входов второго 20 регистра, управляющий вход которого соединен с первым входом четвертого элемента:ИЛИ и подключен к выходу пятого элемента ИЛИ, выход второго дешифратора. соединен с входом пятого элемента задерж ки, выход которого соединен с вторым входом третьего элемента И, первый выход третьего дешифратора является первым выходом блока, выход второго дешифратора является вторым выходом блока, выход 30 третьего элемента И является третьим выходом блока, группа выходов второго регистра является первой группой информационных выходов блока.