Буферное запоминающее устройство

о п и й;"н- и е ИЗОБРЕТЕНИЯ ш 1 493805 Союз Советских Социалистических Реслублик(23) Приоритет 1 с 70 Государственнык комитв Совета Министров СССР убликовано75. Бюллетень Ме 44 ло делам изобретении и открытий(71) Заявител 4) БУФЕРНОЕ ЗАПОМИНАЮ УСТРОЙ С Изобретение может быть использовано в системах передачи и обработки дискретной информации.Известны запоминающие устройства (ЗУ), содержащие накопитель на регистрах сдвига, 5 входы которых соединены с соответствующими выходами устройства ввода, а выходы - с входами устройств вывода и ввода информации. В эти ЗУ ввод и вывод информации осуществляются элементами И разрешения 10 записи и считывания, выходы которых подключены к соответствующим входам устройств ввода и вывода информации, Информацию о порядке адресов хранит счетчик адреса регистра, подключенный вместе с регист рами сдвига к шине импульсов первого такта.Однако подобные устройства требуют применения специального регистра адреса, схемы совпадения кодов и схем образования кодов записываемого (считываемого) числа. Нали чие таких устройств усложняет схему управления ЗУ и устройства в целом.Цель изобретения - упрощение устройства и повышение надежности его работы.Это достигается тем, что оно содержит фор миров атель одиночных импульсов, элемент ИЛИ, блок синхронизации и дополнительный элемент И, Входы формирователя одиночных импульсов подключены к шинам записи, считывания и шине импульсов второго так- ЗО та, а выход через элемент ИЛИ - к входу счетчика адреса регистра, причем второй вход элемента ИЛИ подсоединен к шине импульсов первого такта, к которой подключены и регистры сдвига накопителя. Входы блока синхронизации соединены с шинами записи и считывания и выходом формирователя одиночных импульсов, а соответствующие выходы - с входами элементов И разрешения записи и считывания. Входы дополнительного элемента И подключены к соответствующим выходам разрядов счетчика адреса регистра, а его выход соединен с входами элементов И разрешения записи и считывания.Подобное построение устройства позволяет упростить схему управления накопителем на регистрах, так как отпадает необходимость в регистре адреса, схемах совпадения и выработки адреса числа.На чертеже представлена блок-схема устройства емкостью четыре трехразрядных числа. Входы четырехразрядных регистров 1 сдвига накопителя соединены с выходами устройства 2 ввода, а выходы регистров - с соответствующими входами устройства ввода (для рециркуляции) и устройства 3 вывода информации. На вход устройства ввода информация извне поступает по числовым шинам 4, а к выходам устройства вывода подключены ши3ны 5 вывода. Тактовые входы регистров 1 подключены к шине б импульсов первого такта.Выход элемента И 7 разрешения записи подсоединен к входам устройства 2 ввода, а выход элемента И 8 разрешения считывания -- к входам устройства 3 вывода. При этом входы элементов И 7 и 8 соединены с выходом дополнительного элемента И 9, входы элемента И 9 - с соответствующими выходами разрядов счетчика 10 адреса регистра, к которым также подключена шина 11 установки. Вход счетчика связан с выходом элемента ИЛИ 12, вход элемента ИЛИ - с шиной б импульсов первого такта и выходом формирователя 13 одиночных импульсов, Входы формирователя соединены с шинами записи 14, считывания 15 и шиной 16 импульсов второго такта. Шины 14, 15 и выход формирователя 13 подключены также к входам блока 17 синхронизации, выход 18 записи - к входу элемента И 7, выход 19 считывания - к входу элемента И 8.Каждый регистр 1 состоит из разрядов 20 - 23, а счетчик 10 - из разрядов 24 и 25.При работе ЗУ в буферном режиме процессы записи и считывания информации обычно чередуются. Для простоты рассмотрим процессы, происходящие при записи информации 1010 лишь в один регистр сдвига (разряд), Работа остальных регистров аналогична.Когда счетчик 10 занял исходное положение, сигналом О по шине 11 выходы разрядов 24, 25 счетчика устанавливаются в состояние 0. С приходом тактового импульса по шине 6 оба разряда 24 и 25 переходят в состояние 1, регистрируемое элементом И 9, на выходе которого появляется сигнал, Если счетчик работает только от импульсов первого такта по шине 6, то элемент И 9 срабатывает через каждые четыре импульса, отмечая нулевое фазовое состояние счетчика. С приходом информации 1 по шине 4 она поступает на вход устройства 2 ввода. Одновременно по шине 14 записи приходит сигнал записи, он воздействует на формирователь 13 одиночных импульсов, который вырабатывает один импульс, синхронизированный с импульсами второго такта по шине 16.Этот импульс, пройдя элемент ИЛИ 12, поступает на вход счетчика 10, изменяя его фазовое состояние, по отношению к нулевому. Теперь оба разряда 24, 25 переходят в единичное состояние через три импульса первого такта (четвертый импульс - это импульс формирователя). При переходе разрядов 24, 25 в состояние 1 срабатывает элемент И 9 и сигнал с его выхода поступает на входы элементов И 7 и 8. На другие входы этих схем подаются сигналы из блока 17 синхронизации. Сигнал записи, поступивший на вход блока 17 по шине 14, синхронизируется сигналом формирователя так, что на выходе 18 этого блока появляется сигнал записи лишь по окончании импульса с формировате/ 10 15 20 25 30 35 40 45 50 55 60 65 ля. При совпадении сигналов на входе элемента И 7 разрешения записи он срабатывает и на вход устройства 2 ввода проходит сигнал, разрешающий запись информации 1 в первый разряд (20) регистра 1.После заполнения регистра, ввиду того, что емкость данного накопителя равна числу состояний счетчика адресов, счетчик снова находится в нулевом фазовом состоянии и можно начать процесс считывания информации.С приходом каждого сигнала считывания по шине 15 срабатывает формирователь и импульс с его выхода изменяет шаг за шагом фазовое состояние счетчика, С каждым сигналом считывания срабатывают элемент И 9 и блок синхронизации, причем сигнал считывания, синхронизированный сигналом формирователя (по заднему фронту), появляется на выходе 19 блока 17.При совпадении сигналов на элементе И 8 на его выходе образуется сигнал разрешения считывания, под воздействием которого открывается устройство 3 вывода. Информация, которая в этот момент находилась в последнем разряде (23) регистра, появляется на выходных шинах 5. Во время считывания информация выходит из накопителя в том же порядке, в каком она записывалась (буферный режим работы ЗУ). Длительность выходных сигналов равна или периоду повторения импульсов первого такта или времени между задним фронтом импульса второго такта и задним фронтом рядом стоящего импульса первого такта. Как и во всех циклических ЗУ, в предлагаемом БЗУ минимальное время записи и считывания информации в регистре сдвига. Длительность входных сигналов записи и считывания и информационных сигналов должна быть равна Т+Ьтинурд где Т - период обращения информации в регистре; Лтсин;р - задержка сигналов записи и считывания в блоке синхронизации.Блок синхронизации легко выполнить, например на двух 1 - К-триггерах. На входы 1 и Я одного из них подаются сигналы записи, на входы 1 и Я другого - сигналы считывания, на тактовые входы обоих триггеров - сигналы с выхода формирователя, а на входы К - уровни О. При таком построении схемы синхронизации единичные сигналы записи и считывания на выходах Я триггеров появляются по окончании импульса с формирователя и оканчиваются с окончанием сигналов записи и считывания. Формирователь представляет собой обычную схему на двух 1 - К-(или другого типа) триггерах,Наличие в БЗУ формирователя одиночных импульсов, элементов И 9 и ИЛИ 12, позволившее реализовать фазовый признак для записи и считывания информации в регистр сдвига, дает возможность сократить количество необходимого оборудования для управления накопителем на регистрах и сделать его независимым от емкости БЗУ, сделать схемупредлагаемого БЗУ более унифицированной, более надежной и экономичной по сравнению с известной. Предмет изобретенияБуферное запоминающее устройство, содержащее накопитель на регистрах сдвига, входы которЪх соединены с соответствующими выходами устройства ввода, а выходы - с входами устройств вывода и ввода информации, элементы И разрешения записи и считывания, выходы которых подключены к соответствующим входам устройств ввода и вывода, счетчик адреса регистра, подключенный вместе с регистрами накопителя к шине импульсов первого такта, шины записи, считывания и установки, отличающееся тем, что, с целью упрощения и повышения надежности работы устройства, оно содержит формирователь одиночных импульсов, элемент ИЛИ, блок синхронизации и дополнительный элемент И; входы формирователя одиночных импульсов 5 подключены к шинам записи, считывания ишине импульсов второго такта, а выход подсоединен через элемент ИЛИ к входу счетчика адреса регистра, причем второй вход элемента ИЛИ подключен к шине импульсов первого 10 такта; входы блока синхронизации подключены к шинам записи, считывания и выходу формирователя одиночных импульсов, а соответствующие выходы подключены к входам элементов И разрешения записи и считыва ния; входы дополнительного элемента Иподключены к соответствующим выходам разрядов счетчика адреса регистра, а его выход ,соединен с входами элементов И разрешения записи и считывания.