Устройство для управления с контролем

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН сюС 0 2 ОПИСАН РЕТЕНИЯ ЛЬС АВТОРС ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Авторское свидетельство СССРУ 532860, кл. С 06 Р 9/00, 1976.Авторское свидетельство СССРУ 758154, кл. С 06 Р 11/00, 1980.Авторское свидетельство СССРУ 516039, кл. С 06 Г 11/04, 1976.Авторское свидетельство СССРВ 56 1965, кл. С 06 Г 11/00, 1977.(54) (57) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯС КОНТРОЛЕМ, содержащее блок синхронизации, блок задания режимов, таймер, блок памяти, первый регистр,счетчик циклов, коммутатор, блоксравнения, первую и вторую группыэлементов И, первый, второй, третийи четвертый элементы ИЛИ, причемвыход первого элемента ИЛИ соединенс входом сброса первого регистра,выходы которого соединены с первымивходами элементон И первой группы,первая группа выходов блока памятисоединена с группой информационныхвходов таймера, выход которого соединен с управляющим входом коммутатора, выходы коммутатора являются выходами устройства, выход второгоэлемента ИЛИ соединен с перным входом третьего элемента ИЛИ и прямымивходами элементов И второй группы,вйход сброса блока задания режимовсоединен с входом запуска блока синхрониэации, о т,л и ч а ю щ е е с я,801156074 А тем, что, с целью увеличения глубины контроля, в устройстно введены второй регистр, первый и второй триггеры пуска, первый и второй триггеры отнета, триггер контроля, триггер конца программы, триггер конца цикла, третья и четвертая группы элементов И, пятнадцать элементов И, пять элементов ИЛИ, первый и второй блоки задания интервалов, каждый из. которых содержит счетчик интервалов, первый и второй триггеры управления, пять элементов И, первый и второй элементы ИЛИ, причем выход четвертого элемента ИЛИ соединен с входом О сброса второго регистра, выходы кое торого соединены с нторыми входами элементов И группы, выходы элементов И первой группы соединены с соот. ветствующими адресными входами блока памяти, нторая группа выходов которо. го соединена с группой информационных входов коммутатора, выход блока памяти соединен с первым нходом первого элемента И, выход которого соединен 3 - и К-входами триггера конца цикла, первый выход блока синхронизации .соединен с первыми входами второго и третьего элементов И, с входами триггера контроля и триггера конца цикла, выход которого соединен с вторым входом второго элемента И,. выход таймера соединен с вторым входом первого элемента И и третьим входом нторого элемента И, выход которого соединен со счетным входом счетчика циклов и первым входом пято" го элемента ИЛИ, выходы четвертого ипятого элементов И соединены соответственно с первым входом шестого элемента ИЛИи 3 -нходсм первого тригге 1156013состояние триггер 15 ответа. Одновременно единичный сигнал с прямого выхода триггера 14 поступает на элемент И 33. В результате этого на выходе 86 элемента И 33 появляется единичный сигнал, который поступает в блоки 4 и 5 задания интервала.Следующий тактовый импульс с выхода 59.8 блока 1 синхронизации поступает на вход триггера 15 и по его заднему фронту он переключается в единичное состояние. Нулевым сигналом с инверсного выхода он закрывает элемент И 33. Таким образом, на выходе элемента И 33 формируется им пульс конца интервала длительностью, равной периоду следования тактовых ) импульсов на выходе 59.8 блока 1 синхронизации. Триггеры 14 и 15 ответа возвращаются в исходное состояние по 20 окончанию действия сигнала на выходе 89 блока 12 сравнения.Триггер 18 конца программы предназначен для выделения импульсного сигнала конца программы формирования управляющих или тестовых, воздействий. На вход 3 триггера подается постоянный единичный сигнал с выхода 59.7 блока 1 синхронизации, а вход К под 30 ключен к нулевому полюсу источника питания, Сигнал конца программы формируется на выходе 77 счетчика 7.Этот сигнал открывает элемент И 36, на выходе которого появляются сигналконца программы в виде последовательности импульсов с частотой тактовых импуль:ов с выхода 59.1 блока 1 синхронизации. Этот сигнал поступает одновременно на элемент И 37 и вход С 1 ф триггера 18. Первый из последовательности импульсов проходит на выход элемента И 37 и далее на элемент ИЛИ 51 и триггер 13 в качестве импульсного сигнала конца программы,43 Одновременно триггер 18 по заднему фронту сигнала устанавливается в "единицу , запрещая прохождение но- следующих импульсов через элемент И 37. Триггер 18 устанавливается в нулевое,ф состояние сигналами сброса с выхода 60.3 блока 2 и установки в исходное с выхода 60. 1 блока 2, Триггер 10 блокируется в исходном состоянии при выдаче на выходе 60,5 блока 2 сигнала перевода устройства в ручной режим. Одновременно этот же сигнал закрывает элемент И 37, эаще 14щая формирование импульсного сигнала конца программы.Элементы ИЛИ 47 и 48 объединяют указанные сигналы и формируют сигнал, поступающий на вход К триггера 18.Триггер 19 конца цикла управляет формированием сигнала конца цикла, Входы Э и К триггера 19 гадключены к выходу элемента И 38 (вход К - инверсный). При считывании из блока 6 памяти кодов для последнего интервала формирования управляющих и тестовых воздействий с выхода 75 одновременно считывается единичный сигнал, который поступает на первый вход элемента И 38. Когда на второй его вход поступает сигнал с выхода 65 блока 3, разрешающий выдачу последних в данном цикле управляющих или тестовых воздействий на выход устройства, на выходе элемента И 38 появляется единичный сигнал, Он поступает на выходе Э и К триггера 19, который очередным тактовым импульсом. с выхода 59,1 блока 1 синхронизации переключается в единичное состояние. Единичный сигнал с выхода триггера 19 поступает на вход элемента И 39. Когда закончится выдача последних в цикле управляющих воздействий и сигнал на выходе 65 блока 3 станет равным нулю, откроется элемент И 39 и на его выход поступит очередной тактовый импульс с выхода 59,1 блока 1 синхронизации, Одновременно этот же импульс своим задним фронтом переключает в нулевое состояние триггер 19,.так как на его входе 3 будет присутствовать нулевой сигнал, а на входе К - единичный. Своим выходным сигналом триггер 19 закроет элемент И 39 и запретит прохождение через него последующих тактовых импульсов с выхода 59.1 блока 1 синхронизации. Импульс. конца цикла с выхода элемента И 39 поступит на счетный вход счетчика 7, в результате чего содержимое счетчика 7 уменьшится на единицу. Одновременно, пройдя через элементы ИЛИ 54, 45 и 46, импульс конца цикла приведет в исходное состояние регистры 9 и 10.Элемент И 25 предназначен для формирования сигнала, разрешающего асинхронный запуск устройсчва, На его выход проходит импульс запуска при отсутствии сигнала синхронногозапуска и при поступлении сигнала пуска с выхода 60.4 блока 2. Этот импульс является конъюнкцией тактовых импульсов, поступающих одновременно на его входы с выходов 59.3 и 59.5 блока 1 синхронизации. Этот импульс проходит через элемент ИЛИ 49 и И 28 и переключает в единичное состояние триггер 16 пуска.Элемент И 30 формирует тактовые импульсы, управляющие работой блока 3 только при наличии тактовых импульсов с выходов 59,3 и 59.5 на обоих его входах, что обеспечивает дополнительную защиту устройства от неправильного функционирования при сбоях.Элемент И 32 .формирует сигнал приведения устройства в исходное состояние. Этот сигнал появляется на выходе 85 элемента И 32, если в счетчик 7 циклов записан код числа циклов, которые необходимо реализовать, а триггер 16 пуска находится в нулевом состоянии. Этот сигнал поступает в блок 2 и используется для индикации исходного состояния устройства.Элемент И 34 формирует импульсы управления записью кодов н счетчики 8 блоков 4, 5 и счетчик 7 блока 3. Элемент И 35 формирует импульс конца интервала, управляющий переключением 1триггера 110 блока 3. Элементы И 34 и 35 формируют указанные сигналы только при одновременном формировании одноименных сигналов блоками 4 и 5 задания интервалов, что повышает достоверность функционирования устройства. Блок элементов И 52.1-52.ц разре.шает прохождение кода длительности интервала с выходов блока 6 памяти на входы 5, - 5 л счетчиков 8 блоков 4 и 5 задания интервалов.Элементы И. 52.1-52. открываются сигналом с выхода элемента И 34,Элемент ИЛИ 54 формирует сигнал сброса счетчика 115 блока 3, если хотя бы один иэ блоков 4 и 5 задания интервалов сформировал этот сигнал.Устройство для управления контролем работает следующим образом.После включения питания устройство приводится в исходное состояние. Для этого на блоке 2 с помощью кнопочных выключателей 109.1-109,наби рается код числа циклов формирования. управляющих или тестовых воздействийкоторый должны реализовать устройство. После этого с помощью в кнопочного выключателя 101 пульта 2 форми руется сигнал сброса, по которомуприводятся в исходное состояние всеэлементы памяти устройства, включаясчетчики 90 и 91 блока 1 синхронизации, а в счетчик 7 циклов заносится 10 заданный код числа циклов. О приведении устройства в исходное состояниесвидетельствует сигнал, на выходе 85элемента И 32, который поступает наиндикатор 97 блока 2.15 Запуск устройства осуществляетсяв двух режимах: асинхронном и синхронном.Прп асинхронном запуске на блоке2 с помощью кнопочного выключателя 2 О 104 формируется команда "Пуск", которая поступает на выход 60.4 блока2 и далее на вход элемента И 25.Тактовые импульсы с выходов 59.3и 59,5 блокасинхронизации посту-25 пают на входы элемента И 25. Очередной тактовый импульс пройдет на выходэлемента И 25, а затем через элементы ИЛИ 49, и И 28 на вход С триггера 16 пуска и переключит его в еди- ЗО яичное состояние. Последний сниметсигнал сброса с элементов схемы устройства, закроет элемент И 28 и от;кроет элементы И 29 и 31, через которые тактовые импульсы с,выходов59.3 и 59;5 поступят на блоки 3,4,и 5 устройства.При синхронном запуске на блоке2 с помощью кнопочного выключателя108 задается режим синхронного запуска. Сигнал с выхода 60.8 блока 2 открывает элемент И 26 и закрываетэлемент И 25, При поступлении сигнала "Пуск" с выхода 60.4 блока 2 навход 1 триггера 13 поступает единичньп сигнал. и очередной тактовый импульс с выхода 59.3 блока 1 переводит триггер 13 в единичное состояние.Он открывает элемент И. 27, черезкоторый проходит очередной тактовыйимпульс с выхода 59.6 блока 1, которым синхронизируется запуск. Пройдячерез элементы ИЛИ 49 и И 28, этотимпульс включает триггер 16 запускаяустройство в работу аналогично описанному.Первый тактовый импульс с выхода 83 элемента И 31 проходит через элемент И ч 0 и своим задним фронтомпереключает в единичное состояние триггер 20. Одновременно этот ще тактовый импульс проходит через элемент ИЛИ 56 на входы Э и к триггера 21 и на выход 68 блока 4. Во время 5 действия этого импульса очередной тактовый импульс с выхода 59.2 блока 1 своим задним фронтом переключает триггер 21 в единичное состояние. Триггер 21 открывает элементы И 43 10 и 44. На выходе элемента И 44 появляется единичный сигнал, который, пройдя через элемент ИЛИ 55, сбрасывает счетчик 8 и одновременно поступает на вход схемы 118 сравнения. 15Импульс, поступивший на выход 68 блока 4, проходит на вход 6 регистра 9 и на входы схемы 18 сравнения. Своим задним фронтом он.переключает регистр 9 в состояние, при котором 20 на его выкоде 78. 1 появляется единичный сигнал. При совпадении его с одноименным сигналом с выхода 79.1 регистра 1 О на выкоде элемента И 22.1 появляется единичный сигнал, но кото ромуиз блока 6 памяти считываются коды, соответствующие первому интервалу формирования управляющих или тестовых воздействий.При совпадении импульса с выхода 68 блока 4 с одноименным импульсом с выхода 71 блока 5 на выходе элемента И 36 появится импульс, который поступит на объединенные 3 - и С-входы триггера 110 блока 3 и задним35 фронтом переключит его в единичное состояние.Следующий тактовый импульс с выхода 59.2 блока 1 проходит через элемент И 43 на выход 66 блока 4. При поступлении одноименного импульса с выхода 69 блока 5 элемент И 34 формирует импульс, который открывает блок элементов И 52. 1-52.ь, через которые код длительности интервала проходит на входы Э - Б счетчиков 8 блоков 4 и 5 и записывается в эти счетчики. Одновременно импульс с выхода элемента И 34 открывает блок элементов И 111 блока 3 и код длительности управляющего или тестового воздействия с выходов 3. 1-73,в блока 6 записывает ся в счетчик 115 блока 3.Кроме того, импульс с выхода ЬЬблока 4 поступает на вход схемы 118сравнения.Тот же тактовый импульс с выхода59.2 своим задним фронтом возвратит триггер 21 в исходное состояние,таккак к этому моменту сигнал на выходеэлемента ИЛИ Е 56 будет равен нулю.Триггер 20, переключившись в единичное состояние, откроет элемент И41, в результате чего второй и последующий тактовые импульсные выходы 83элемента И 31 будут проходить черезэлемент И 41 на счетный вход счетчика 8 блока 4. Счетчик 8 начнетотсчет времени первого интервалаформирования управляющих или тестовых воздействий.Одновременно с этим триггер 110нулевым сигналом со своего инверсного выхода откроет элемент И 112 исчетчик 115 начнет отсчет длительности формируемого управляющего илитестового воздействия. Единичныйсигнал с прямого выхода триггера 110поступит на выход 65 блока 3 и далеена вход коммутатора 11, в результатена выход 58 устройства поступят управляющие или тестовые воздействияв соответствии с кодом, поступившемна коммутатор 11 с выходов 74.1-74.блока 6 памяти.По окончании заданной длительности управляющего воздействия счетчик115 блока 3 вернется в исходное состояние, откроет элемент И 113, черезкоторый пройдет очередной тактовыйимпульс с выхода 84 элемента И 30,Этот импульс через элемент ИЛИ 114пройдет на вход Р триггера 110, который снимет единичный сигнал свыхода 65 блока 3. В результате коммутатор 11 прекратит выдачу управляющих или тестовых воздействий навыход 58 устройства,По окончании отсчета заданного времени первого интервала в исходное состояние вернется счетчик 8 блока 4, который откроет элемент И 42, и очередной тактовый импульс с выхода 83 элемента И 31 пройдет через элементы И 41, 42 и элемент ИЛИ 56 на входы Э и К триггера 21 и выход 68 блока 4, В результате на выходах элементов И 43, 44, 35 и 34 аналогично описанному будут последовательно сформированы импульсы, которые последовательно приведут в исходное счетчики 8 и 115, переведут с в следующее состояние регистры 9 и 10, произведут запись кодов в счетчики 8 и 115 и переведут устройство в режим отработки следующего интервалаформирования управляющих или тестовыхвоздействий.Блок 5 задания интервалов работаетаналогично блоку 4, параллельно сним формирует управляющие сигналы навыходах 69, 70 и 71. Для повышениядостоверности функционирования устройства и значительного уменьшениявероятности выдачи ложных управляющихи тестовых воздействий сигналы с вы Йходов 66 69 и 68, 71 подаются нас,элементы И 34 и 35 соответственно,которые выдают единичные выходныесигналы только при совпадении единичных сигналов на входах. Одновременно в 15течение всего времени работы устройства одноименные выходные сигналыблоков 4, 5 и регистров 9 и 10 сравниваются схемой 118 блока 12 сравнения. 26Схема 118 сравнения выдает единичный выходной сигнал при несовпадениизначений хотя бы одной пары одноименных сигналов.При поступлении единичного сигнала на вход 3 триггера 17 последнийпереключается в единицу очереднымтактовым импульсом с выхода 59. 1блока 1. Триггер 17 единичным выходным сигналом через элемент ИЛИ 51сбрасывает устройство в исходное состояние, а на блоке 2 засвечивает индикатор 98 сбоя. Возврат триггера 17в исходное состояние осуществляетсяпо сигналам "Сброс" илн "Исходное",подаваемым с блока 2.Важной особенностью работы устройства является возможность сокращенияинтервала формирования управляющихили тестовых воздействий в соответствии с реальными характеристикамиобъекта. контроля и управления, что существенно повышает точность выдачио времени последующих сигналов навыход 58 устройства.С этой целью требуемый выход.обьекта подключается к входу 57 устройства. Когда на входе 57 появляетсяединичный сигнал, он проходит черезкоммутатор 116 блока 12 сравнения на фвыход 89 и по тактовому импульсу свыхода 59.8 блока 1 срабатывает трнггер 14 и йа выходе 86 элемента И 33появляется сигнал. По заднему фронтуследующего тактового импульса с вы- Мхода 59.3 блока 1 срабатывает триггер 15 и закрывает эпемент И ЭЗ.Сформированный таким образом импульс поступает на элементы ИЛИ 56 в блоки 4 и 5, в результате чего они аналогично описанному формируют необходимые управляющие сигналы, которые принудительно переводят устройство в режим формирования следующего управляющего воздействия несмотря на то, что счетчики 8 еще не вернулись в исходное состояние.Триггеры 14 и 15 возвращаются в исходное состояние при снятии сигнала с выхода 89 блока 12 сравнения.Устройство реализует алгоритм контроля времени выполнения объектом заданных операций параллельно с основным алгоритмом выдачи тестовых и управляющих воздействий. С этой целью реакции объекта, поступающие на вход 57 устройства, подаются на входы коммутатора 117 блока 12 сравнения. Если реакция объекта соответствует заданному интервалу, то сортветствующий вход коммутатора 1 17 закроет единичный сигналом с выхода соответствующего элемента И блока элементов И 119 и сигнал на выход коммутатора 117 не пройдет. Если же реакция объекта превышает заданный интервал, то по его истечении регистры 9 и 10 переключаться в следующее положение и сигнал, поступивший . с объекта, пройдет через коммутатор 117 и элемент ИЛИ 120 на выход 88 блока 12 сравнения.В результате по очередному тактовому импульсу с выхода 59.1 блока 1 синхронизации сработает триггер 17 контроля, устройство прекратит дальнейшее функционирование и зафиксирует факт неправильной реакции объекта контроля или управления.Устройство функционирует аналогично описанному в течение реализации всех МК 45) интервалов формирования управляющих и тестовых воздей" ствий, где М в . число интервалов формирования воздействий.При считывании из блока б памяти совокупности кодов, соответствукицих последнему интервалу, на выходе 75 блока 6 считывается единичный спгнал, отмечающий последний интервал. Этот сигнал поступает на первый вход эле" мента И 38, на второй вход которого поступает сигнал с выхода 65 блока 3, который разрешает выдачу через коммутатор 11 управляющих или тестовых сигналов, соответствующих послед- Г.1156021нему интервалу. На выходе элемента И 38 появляется единичный сигнал, в результате чего очередной тактовый импульс с выхода 59, 1 блока. 1 переключает триггер 19 в единичное сос тояние, Когда заканчивается сигнал на выходе 65 блока 3, очередной тактовый импульс с выхода 59.1 блока 1 проходит через элемент И 39. Одновременно этот же тактовый импульс с10 выхода 59.1 блока 1 своим задним фронтом возвращает триггер 19 в исходное состояние, в результате чего последующие тактовые импульсы не могут пройти на выход элемента И 39. 15 Импульс с выхода элемента И 39 соответствует концу цикла формирования управляющих или тестовых воздействий.Он поступает на счетный вход счетчика 7 циклов, уменьшая его содержимое 20 на единицу. Одновременно он проходит через элементы ИЛИ 54, 45, 46 и устанавливает их в исходное состояние чем подготавливает реализацию следующего цикла работы, 25По окончании отсчета времени длительности последнего интервала счетчика 8 блока 4 и 5 возвращаются в исходное состояние, и устройство автоматически переходит к отработке у следующего цикла формирования управляницих и тестовых воздействий.После обработки последнего цикла по импульсу с выхода 89 элемента И 39 счетчик 7. циклов установится в исходное состояние. На его выходе 77 появится единичный сигнал, а на выходе элемента И 36 - последовательность импульсов.Сигнал с выхода 77 поступит напульт 2 для индикации конца программы работы устройства, На выходе элемента И 37 будет сформйрован импульсный сигнал, соответствующий концуработы устройства, Этот сигнал через1 2274элемент ИЛИ 51 установит в исходное состояние триггеры 13 и 16 пуска, прекратив тем самым работу устройства.Для приведения устройства в исходное состояние на блоке 2 с помощью кнопочных выключателей 109, 1-109.задается новое число циклов работы устройства, а с помощью кнопочного выключателя 103 формируется сигнал приведения устройства в исходное сос. тояние. По этому сигналу все элементы памяти устройства приводятся в исходное состояние, а в счетчик 7 циклов записывается код числа циклов На блоке 2 погасает индикатор 99 конца программы и загорается индикатор 97 исходного состояния программного устройства.Предлагаемое устройство обеспечивает высокую достоверность функциони.рования, практически исключающую возможность выдачи ложных управляющих или тестовых сигналов, что обеспечивается наличием двух блоков 4 и 5 задания интервалов и двух регистров 9 и 10Для проверки правильности функцио. нирования элементов контроля с блока 2 задаются с помощью кнопочных выключателей 106 и 107 специальные сиг налы блокировки блока 4 и регистра 9 или блока 5 и регистра 10. При формировании одного из этик сигналов работа соответствующих блока и регистра блокируется и после пуска устройства блок 12 сравнения и триггер 17 контроля должны зафиксировать сбой или отказ в схеме устройства, как это было описано, Наличие этого режима и обеспечивакицих. его элементов и связей позволяют еще больше повысить надежность и достоверность функционирования программного устройства.Заказ о 47/46 ВНИИПИ по 035, Тираж 710 ПодписГосударственного коьвтета СССРлам изобретений и открытийсква, Ж, Раушская наб., д.4/5 Патент", г.ужгород, ул.Проектнаяра пуска, выход первого триггера пуска соединен с первыми входами седьмого элемента ИЛИ и шестого элемента И, выход которого соединен с вторым входом шестого элемента ИЛИ, единичный выход первого триггера ответа соединен с первым входом седьмого элемента И и Э-входом второго триггера ответа, выход которого соединен с вторым входом седьмого элемента И, выходы шестого и седьмого элементов ИЛИ соединены соответственно с первым входом восьмого элемента И и Э-входом второго триггера пуска, нулевой выход которого соединен с первыми й - входами первого и второго триггеров управления и первым входом первого элемента ИЛИ каждого иэ блоков задания интервалов, прямым входом девятого элемента И, вторым входом восьмого элемента И, входом сброса таймера, Я -входом триггера конца цикла и вторым входом .пятого элемента ИЛИ, выход пятого элемента ИЛИ соединен с первым входом первого и четвертого элементов ИЛИ, выход восьмого элемента И соединен с С-входом второго триггера пуска, единичный выход которого соединен с первьщи входами десятого и одиннадцатого элементов И, группа информационных выходов блока задания режимов соединена с первыми входами элементов И третьей группы, выходы которых соединены с инверсными входами элементов второй группы и группой информационных входов счетчика циклов, выходы элементов И второй группы соединены с группой входов сброса счетчика циклов, выходы переполнения которого соединены с вторым входом третьего элемента И и инверсным входом третьего элемента И,lвыход которого соединен с первым входом блока индикации, третья группа выходов блока памяти соединена с пер вымя входами элементов И четвертой группы, выходы которых соединены с группой информационных входов интервалов каждого из блоков задания интервалов, выход третьего элемента И соединен с первым входом двенадцатого элемента И и с входом триггера конца программы, выход которого соединен с вторым входом двенадцатого элемента И, выход которого соединен с первым входом восьмого элемента ИЛ 4,выход переполнения счетчика циклов соединен с .вторым входом блока индикации, выход сброса блока задания режимов соединен с вторымвходом восьмого элемента ИЛИ и первым входом второго элемента ИЛИ,выход останова блока задания режимов соединен с третьим входом восьмо.го элемента ИЛИ, выход которого соединен с К -входами первого и второготриггеров пуска, выход приведенияв исходное состояние блока заданиярежимов соединен с четвертым входомвосьмого элемента ИЛИ и вторым входом второго элемента ИЛИ, выход которого соединен с вторыми входамиэлементов И третьей группы и с Йвходом триггера контроля, выход пуска блока задания режимов соединенс вторым входом седьмого элемента ИЛИ, первыми входами четвертогои пятого элементов И, выход установки режима блока задания режимов соещанен с третьим, входом двенадцатого-элемента И и вторым входом третьегоэлемента ИЛИ, выход которого соединен с Р -входом триггера конца программы, первый выход блокировки блока задания режимов соединен с вторымвходом первого элемента ИЛИ, вторымиЙ-входами первого и второго триггеров управления и вторым входом первого элемента ИЛИ первого блока задания интервалов, выход первого элемента И которого соединен с первымвходом тринадцатого элемента И ис первым входом первой группы входовблокасравнения, выход тринадцатогоэлемента И соединен с вторыми входами элементов И четвертой группы, второй выход блокировки блока заданиярежимов соединен с вторым входомчетвертогб элемента ИЛИ и й -входамипервого и второго триггеров управления второго блока задания интервалов, выход первого элемента И которо"го соединен с вторым входом тринадцатого элемента И и первым входомвторой группы входов блока сравнения, выход синхронного режима пуска блока задания режимов соединен свторыми входами четвертого и пятогоэлементов И, выход тринадцатого,четырнадцатого и пятнадцатого элементов И и девятого элемента ИЛИсоединены соответственно с входамистробирования, пуска, тактовым исброса таймера, второй выход блокасинхронизации соединен с первымивходами первого и второго элементов Ии с входами второго триггера управления первого блока задания интерва11 лов, выход первого элемента ИЛИ которого соединен с входом сброса счетчика первого блока задания интервалов, первым входом девятого элемента ИЛИ и вторым входом первой группы входов блока сравнения, третий выход блока синхронизации соеди- нен с С-входом первого триггера пуска, третьим входом четвертого элемента .И и вторым входом одинадцатого элемента И, выход которого соединен с первым входом пятнадцатого элемента И и с первыми входами третьего и четвертого элементов И первого блока задания интервалов, четвертый выход блока синхронизации соединен с первыми входами первого и второго элементов И.и с входами второго триггера управления второго блока задания интервалов, выход первого элемента ИЛИ которого соединен с входом сброса счетчика интервалов второго блока задания интервалов, вторым входом девятого элемента ИЛИ к вторым входом второй группы входов блоха сравнения, пятый выход блока синхронизации соединен с пятым входом четвертого элемента И и вторым входом десятого элемента И, выход которого соединен с вторым входом пятнадцатого элемента И и нервющ входами третьего и четвертого элементов И второго блока зада" ния интервалов, шестой выход блока синхронизации соединен с вторым входом шестого элемента И, седьмой выход-блока синхронизации соединен с Э-входом триггера конца программы и 3 -входом первого триггера управления первого и второго блоков задания интервалов, выходы вторых элементов ИЛИ которых соединены соответственно с первыми к вторыми входами четырнадцатого элемента И, выход второго элемеита ИЛИ первого блока задания интервалов соединен с 3- и инверсными К-входаьяю второго триггера управления этого блока, группой синхровходов первого регистра и третьим входом первой группы входов блока сравнения, выход несравнения которого соединен с 3 -входом триггера контроля,восьмой выход блока синхронизации соединен с С-входами первого и второго триггеров ответа, выход второго элемента ИЛИ второго блока задания интервалов соединен с Э - и инверсными К-входами второго триггера управления второго блока задания интервалов, синхровходом второго ре 56074 гистра и третьим входом второй груп"пы входов блока сравнения, информационные выходы первого и второгорегистров соединены с информационными входами соответственно первой ивторой групп блока сравнения, вход реакции объекта управления устройства соединен с информационным входом блока сравнения, информационный выход которого соединен с третьим входом седьмого элемента И, Р -входом второго триггера ответа, Э - и Р - входами первого триггера ответа, нулевой выход которого соединен с Рвходом второго триггера ответа, выход седьмого элемента И соединен спервым выходом второго элемента ИЛИ каждого из блоков задания интервалов, К-входы первого и второго триггеров пуска, триггера конца программа, первого триггера ответа, триггера контроля и первого триггера управления каждого из блоков заданияинтервалов соединены с шиной нулево"го потенциала, выход триггера контроля соединен с третьим входом блокаиндикации и пятым входом восьмого ния интервалов выход счетчика интервалов каждого иэ блокон алания иннторйй нхо- И соответсттервалов соединен с дом пято го элене нта вующего блока задания илтерналов, выэлемента ИПИ, выход второго триггерауправления каждого из блоков заданияинтервалов соединен с вторыми входами первого и второго элементов Исоответствующего блока задания интервалов, выход второго элемента И каждого иэ блоков задания интерваловсоединен с третьим входом первогоэлемента ИЛИ соответствующего блоказадания интервалов, выход третьегоэлемента И каждого иэ блоков заданияинтервалов соединены с С-входом первого триггера управления и вторымвходом второго элемента ИПИ соответствующего блока задания интервалов,единичный и нулевой выходы первоготриггера управления каждого из бло"ков задания интервалов соединены свторыми входами соответственно четвертого и третьего элементов И соответствующих блоков задания интервалов, выход четвертого элемента каждого.из блоков задания интерваловсоединен с синхровходом счетчика интервалов и первым входом пятого элемента И соответствующего блока зада 1156074,ход пятого элемента И каждого из третьим входомвторого элемента ИЛИ соблоков заданияинтервалов соединен с ответствующего блока задания интервалов.Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении программируемых формирователей управляющих и тестовых воздействий для автоматизированныхэсистемконтроля и управления технологическими процессами,Цель изобретения - увеличениеглубины контроля на вход устройства 1 Одля обеспечения асинхронной выдачитестовых и управляющих воздей 9 гвий,Введение триггеров конца цикла иконца программы соответствующих имэлементов И, ИЛИ и обусловленных 15ими связей дает возможность управлятьформированием сигналов окончания цикла и программы выдачи тестовых и управляющих воздействий.Введение третьего блока элемен Отов И и обусловленных им связей обеспечивает управление записью информации в счетчик циклов.Введение четвертого блока элементов И и обусловленных ими связей 25позволяет передачу кода длительностиинтервалов из блока памяти в блокизадания интервалов.На фиг, представлена функциональная схема устройства для управле ЗОния с контролем; на фиг.2 - то же,блока синхронизации; на фиг.3 - тоже, пульта управления и индикации;на фиг.4 - функциональная схема таймера; на фиг.5 -, то же, блока сравне 35ния; на фиг,б - временная диаграммаработы блока синхронизации и блоказадания интервалов.Устройство для управления с контролем содержит блоксинхронизации, 40блок 2 задания режимов, таймер 3,первый, 4 и второй 5 блоки заданияинтервалов, блок 6 памяти, счетчик 7 циклов, счетчик 8 интерва.лов блока 4, первый 9 и второй 10регистры, коммутатор 11, блок 12сравнения, первый 13 триггер пуска,первый 14 и второй 15 триггеры ответа, второй 16 триггер пуска, триггер 17 контроля, триггер 18 конца программы, триггер 19 конца цикла, первый 20 и второй 21 триггеры управления блока 4, первый 22, второй 23 итретий 24 блоки элементов И, четвертый 25, пятый 26, шестой 27, восьмой28десятый 29, пятнадцатый 30, одиннадцатый 31, десятый 32, седьмой 33,тринадцатый 34, четырнадцатый 35,третий 36,двенадцатый 37, первый 38,второй 39 элементы И устройства,третий 40, четвертый 41, первый 42,второй 43 и пятый 44 элементы Иблока 4, первый 45, четвертый 46,второй 47, третий 48, шестой 49,седьмой 50, восьмой 51 элементы ИЛИустройства, четвертый блок элементов И 52, девятый 53, пятый 54 элементы ИЛИ, первый 55 и второй 56элементы ИЛИ блока 4,На фиг.1-2 использованы также следующие обозначения:. вход 57 устройства, группа выходов .58 устройства., первый - седьмой выходы 59.159,8 соответственно блока 1 синхронизации, первый - восьмой выходы.60,1-60.8 блока 2, группь выходов61.1-61.о кода числа циклов блока 2, второй 62, пятый 63 и третий 64 входы таймера 3, выход 65 таймера 3, выходы 66 элемента И 43, выходы 67 и 68 элементов ИЛИ 55 и 56 первого 4 блока задания интервалов соответственно, выходы 69-71 второго5 блока задания интервалов, выходы 72.1-72.п четвертого блока элементов И 52, первая группа выходов 73,173,п 1 блока 6 памяти, вторая группа выходов 74.1-74.о кода блока 6 памяти, выход 75 конца цикла блока 6 памяти, выход 76 элемента ИДИ 47, выход 77 счетчика 7 циклов, выходы 78,1-78.9 первого 9 регистра, выходы 79.1"79.5 второго 10 регистра, инверсный выход 80 второго 16 триггера пуска, выход 81 триггера 17 контроля, выходы 82-87 десятого 29 у одиннадцатого 31 и пятнадцатого 30; девя1156074 3того 32, седьмого 33 и двенадцатого 37 элементов И соответственно, пер" вый 88 и второй 89 ныходы блока 2 ,сравнения.Блоксинхронизации (фиг.2) со держит первый 90 и второй 91 распределители импульсов, генератор 92 импульсов, генератор 93 единицы, первый элемент И 94 и второй элемент И 95. 10Блок задания режимов (фиг,З) со" держит генератор 96 единицы, первый 97 и второй 98 и третий 99 элементы индикации, первый 100.1 " третий .100.3 резисторы ограничения тока, 13 первый 101 - восьмой 108 выключатели для задания управляющих воздействий, группа выключателей 109.- ) 09 3 для задания кода числа циклов,Таймер 3 (фиг.4) содержит триг гер 110, блок элементов И 111пер" вый 12 и второй 113 элементы И, элемент ИЛИ 114, и счетчик 115.Блок 12 сравнения (фиг,5) содераит первый 116 и нторой 117 коммута торы, схему 18 сравнения, блок элементов И 119 и элемент ИЛИ 120.Обозначения на временной диаграмме (фиг.6) соответстнуют но ерам выходов или номерам элементов, кото- Зф рые введены на функциональной схеме устройства фиг. 1.Назначение основных элементов уст. ройствв для управления и контроля.Блоксинхронизации предназначен для формирования последовательностей тактовых импулъсов, которые обеспечивают синхронизацию .работы всех элементов устройства. Генератор 92 тактовых импульсов формирует исходные б последовательности импульсов (фиг.2). Он включается н работу непосредственно после нодачн питания. Импульсы с второго выхода генератора 92 поступают на два параллельно работающих 4 ф распределителя импульсон 90 н 91, Каждый из распределителей 90 и 91 формирует три последовательности тактовых импульсов и соответствии с временной диаграммой фиг.6. Тактовые , 5 ц импульсы, формируемые на первом выходе генератора 92 импульсов, поступают на выход 59. 1 блока 1 синхронизации. Тактовые импульсы, формируеьзе нв первых и вторых одноименных выходах делителей 90 н 91, поступают раздельно на выходы 59,2, 59,4, 59,3 н 59,5 блокасинхронизации. 4Ъа выходы 59,6 и 59.,8 блока синхронизации поступают тактовые импульсы с выходов элементов И 95 и 94. Это обеспечивает формирование такта" ных импульсов только при наличии одноименных тестовых импульсов одновре- менно соответственно на первых и четвертых выходах распределителей 90 и 91.Генератор 93 единицы формирует постоянный единичный сигнал, который поступает на выход 59,7 блока сиихро. низации.Блок 2 задания режимов (фиг.З) предназначен для формирования управ" ляющих воздействий иа схему устройства, для задания кода числа циклов формирования упрввлякщих воздействий и индикации состояния устройства.Элементы индикации 97-100 индицируют в исходное состояние устройство, сбой н работе устройства, конец выполнения прогремел формирования управляющих и тестовых воздействий соответственно. Кнопочные выключатели 101-104 формируют сигналы сброса, оствнонв,. приведения н исходное состояние и пуска схемы устройства соответственно. Включение кнопочного выключателя 105 формирует сигнал, переводящий устройство из автоматического режима в ручной, Кнопочные выключатели 106 и 107 формируют сигналы блокировки работы первого 4 и второго 5 блоков задания интервалов н первого 9 и второго 10 регистров при контроле функционирования устройства. Кнопочный. выключатель 108 предназначен для формирования сигнале, задающего синхронный режим пуска устройства по тактовому им" пульсу с выхода 59.6 блока синхронизации. Кнопочные выключатели 109. 1- 109. 8 позволяют задавать двоичный.код числа циклов формирования управляющих и тестовых воздействий. Таймер 3 .(фиг.4) обеспечивает формирование управляющего сигнала на коммутатор 11, разрешающего ньцачу заданного управляющего или тестового воздействия строго определенной длительности на одном или нескольких выходах группы выходов 58 устройства.Принцип действия и назначение элементов таймера 3 состоит в следующем.В счетчик 115 через блок элементов И 11 записывается код длительности управляющих сигналов, который11560бпоступает на входы блока 3 с выходов 73.1-73.в блока 6 памяти. Разрешение на запись дает сигнал с выхода элемента И 34, поступающий на вход 62 блока 3. Пока счетчик 115 находится в нулевом состоянии, на его инверсном выходе присутствует единичный сигнал, который открывает элемент И 113, и тактовые импульсы с выхода 84 элемента И 30 проходят через элемен О ты И 113 и ИЛИ 114 на нулевой вход триггера 110 и устанавливают его в исходное состояние. После записи в счетчик 115 кода длительности управляющих сигналов на его выходе пропа дает единичный сигнал и на Рулевой вход триггера 110 перестают поступать импульсы сброса, Блок 3 переходит в режим ожидания запуска. Включение блока 3 осуществляется импульсом, 20 поступающим на вход 64 блока 3 с выхода элемента И 35. По заднему фронту этого импульса, который посту. пает на объединенные входы 7 и С триггера 110, последний устанавлива ется в единичное состояние и на выходе 65 блока 3 появляется единичный сигнал, разрешающий выдачу через коммутатор 11 управляющих или тестовых сигналов на выход 58 устройства. Одновременно триггер 110 нулевым сигналом со своего инверсного выхода открывает элемент И 112, через который на вход С счетчика 115 начинают поступать тактовые импульсы с выхода 84 элемента И 30.Поступающие тактовые импульсы вычитаются из числа, записанного в счетчике 115, и когда последний вернется в исходное состояние, на его выходе вновь появится единичный сигнал, который откроет элемент И 113 и очередной тактовый импульс с выхода 84 элемента И 30 установит триггер 110 в исходное состояние, 4Триггер 110 снимает единичный сигнал с выхода 65 блока 3 и единичным сигналом на своем инверсном выходе закрывает элемент И 112, прекратив тем самым поступление импуль" ф сов на вход С счетчика 115. Таким образом, на выходе 65 блока 3 будет сформирован сигнал, управляющий выдачей информации на выход устройства, длительность которого .строго определяется кодом длительности,: поступившем с выходов 73.1-73.в блока 6 памяти. Установка счетчика 115 в исходное состояние осуществляется сигналом сброса, поступающим на вход 63 блока 3 с выхода элемента ИЛИ 53, Триггер 110 первоначально.устанавливается в исходное состояние сигналом сброса, снимаемым с инверсного выхода 80 второго триггера 16 пуска.Функциональная схема устройства для управления и контроля содержит два идентичных блока 4 и 5 задания интервалов. Рассмотрим назначение элементов каждого блока.Счетчик 8 предназначен для отсчета временного интервала, соответствуь щего коду длительности интервала,считываемому с третьей группы выходов блока 6 памяти. Он представляет собой вычитающий счетчик, имеющий и входов б -5) параллельной записи кода, счетный вход С и вход й сброса. На выходе счетчика появляется единичный сигнал только при установке его в исходное состояние. Запись. кода в счетчик осуществляется с выходов блока элементов И 52, которые открываются разрешающим сигналом с выхода элемента И 34. Установка счетчика 8 висходное состояние осуществляется сигналом с выхода элемента ИЛИ 55,который формируется в трех случаях при поступлении сигнала сброса с выхода 80 триггера 16 пуска, когда он находится в исходном состоянии, при поступлении сигнала блокировки с выхода 60.6 пульта 2 управления к индикации, который используется для проверки устройства, при поступлении сигнала с выхода элемента И 44, который формируется при окончании формируемого интервала.Первый триггер 20 управления разрешает поступление тактовых импульсов с выхода 83 элемента И 31,на счетный выход счетчика 8. На его вход Э подается сигнал логической единицы с выхода 59,7 блока 1 синхронизации, а вход К подключен к нулевому полюсу источника питания. Когда триггер 20 находится в исходном состоянии, элемент И 40 открыт единичным сигналом с инверсного выхода триггера 20. Через элемент И 40 проходит первый тактовый импульс с выхода 83 элемента И 41 и по его заднему фронту триггер 20 переключателя в единичное сос" тояниеНулевым сигналом с инверсного выхода он запрещает прохождение пос11567ледующих тактовых импульсов черезэлемент И 40, а единичным сигналом спрямого выхода открывает элемент И 41через который второй и последующиетактовые импульсы с выхода элемен 5та И 41 поступают на счетный входсчетчика 8, а также на вход элемента И 42. Триггер 20 устанавливаетсяв исходное состояние либо сигналомсброса с выхода 80 триггера 16 пуска, либо сигналом блокировки, подаваемым с выхода 60.6 пульта 2 управления и индикации. Входы Р триггера20 объединены по ИЛИ, т.е. могутнезависимо переводить триггер в исходное состояние,Второй триггер 21 управленияпредназначен для формирования импульсов сброса в исходное состояниесчетчиков 8 и 115, а также импульсов,управляющих записью кодов в счетчики8 и. 115. На Э- и К-входы триггера 21подается,сигнал с выхода элемен-.та ИЛИ 56. Вход К является инверсным,Если на выходе элемента ИЛР 56 появляется единичный сигнал, то триггер21 переключается в единицу по заднему фронту очередного тактового импульса с выхода 59.2 блока 1 синхронизации. Единичным сигналом триггер1 открывает элементы И 43, 44. Врезультате этого на выходе элемента И 44 появляется импульс, соответствующий паузе между .тактовыми импульсами с выхода 59,2 блока 1, которые поступают на его инверсный вход, З 5Этот импульс проходит через элемент ИЛИ 55 на сброс, счетчика 8 идалее через элемент ИЛИ 53 на сброссчетчика 115. Очередной тактовый.импульс с выхода 59,2 блока 1 прохо фдит на выход элемента И 43, открывает блоки элементов И 52 и 111 и темсамым разрешает запись кодов длительности интервала и длительности управлякзцих сигналов в счетчики 8 и 115 "фсоответственно. Так как на выходеэлемента ИЛИ 56 появляется нулевойсигнал, то этот же тактовый импульссвоим задним фронтом возвращает триггер 21 в исходное состояние. В ре- ффзультате элементы И 43, 44 закрываются и последующие тактовые импульсыс выхода 59.2 блока 1. на их выходыне проходят, Триггер 21 устанавливается в исходное состояние теми жесигналами, что и триггер 20.Элемент И 42 раэрещает прохождениена элемент ИЛИ 56 (К+1)-го тактового 074 8импульса, поступающего с выхода элемента И 41 одновременно на счетный вход счетчика 8 и элемент И 42, Число Й определяется кодом длительности интервала, записанным предваритель. но в счетчик 8. Таким образом, Н -й импульс возвращает счетчик 8 в исходное состояние. Последний сигналом с инверсного выхода открывает .элемент И 42 и (К+1)-й тактовый. импульс проходит на элемент ИЛИ 56.Элемент ИЛИ 56 формирует импульсы, соответствующие началу и концу интервала, определенного кодом длительности импульса, записанным в счетчик 8. Импульс начала интервала проходит через элемент ИЛИ 56 с вы" хода элемента И 40, импульс конца интервала - с выхода элемента И 42. Элемент ИЛИ 56 формирует импульс кон. ца интервала также при поступлении на его вход импульса с выхода элемента И 33, что позволяет сократить интервал против заданного при поступ. ленни соответствующего сигнала с объекта контроля на вход 57 устройства.Назначение и принцип действия элементов блока 5 задания интервалов аналогичны описанным.Блок 6 памяти предназначен для хранения кодов длительности интерва,лов, кодов длительности управляющих и тестовых воздействий, а также кодов . управляющих сигналов. Указанные коды хранятся в блоке 6 памяти по различным адресам и выдаются одновременно параллельными и , т и-разрядными кодами соответственно при поступлении на один.из 5 -входов единичного сиг" нала с выхода одного нз элементов И блока элементов И 22. Выходные сигналы блока 6 памяти присутствуют в течение всего интервала времени кали" чия сигнала на входе блока 6;Один разряд блока 6 памяти выделен для хранения сигналов метки, отмечающей последний код управляющих воздействий в формируемой последовательности (цикле). При считывании иж блока 6 памяти последнего кода на выходе 75 блока появляется единичныйсигнал метки.Счетчик 7.циклов предназначен дляопределения заданного числа цикловреализации управляющих и тестовыхвоздействий,Он представляет собой вычитающийсчетчик, кмекщийвходов лараллель 9 115607ной записи кода числа циклов, счетный вход и один инверсный выход,единичный сигнал на котором появляется только при установке счетчика 7в исходное состояние. Запись кодачисла циклов осуществляется в счетчик7 с выходов 61. 1 - 61. 7 блока 2 парафазных кодов, который формируетсяблоками элементов И 23 и 24. Разрешение на запись кода в счетчик форми Оруется элементами ИЛИ 47 при поступлении на входы сигналов установки висходное состояние с выхода 60.1 исброса с выхода 60. 3 пульта 2 управления и Индикации. Отсчет числа циклов производится счетчиком Ъ поимпульсам конца цикла; поступакщимна его счетный вход е выхода 89 элемента И 39; При отработке устройством заданного числа циклов счетчик 7 31циклов устанавливается в исходноесостояние и на его выходе 77 появляются единичный сигнал конца программы.Регистры 9 и 10 предназначены для Изадания номера интервала и формирования сигнала считывания кодов из блока 6 памяти. Оба регистра идентичны,а их одноименные выходные сигналыпоступают на элементы И блока элементов И 22. Это повышает достоверность функционирования устройства,так как сигнал считывания из блока 6памяти формируется только при одновременной выдаче единичных сигналовна одноименных выходах регистров 9 и10. Переключение регистров осуществляется по задним Фронтам импульсовконца интервала, формирующих соответственно с блоках 4 и 5 заданияинтервалов на выходах 68 элементов ИЛИ 56.Элемент ИЛИ 45 формирует сигнал сброса регистра 9, если на его вхо-ды поступают либо сигнал сброса с 43 выхода элемента ИЛИ 54, либо сигнал блокировки с выхода 60.6 блока 2 управления и индикации. Аналогично элемент ИЛИ 46 Формирует сигнал сброса регистра 10, если на его вхдды ТФ поступают либо сигнал сброса с выхода элемента ИЛИ 54, либо сигнал блокировки с выхода 60.7 пульта 2 управления и индикации.Коммутатор 11 предназначен для 53 Формирования управляющих и тестовых воздействий на одном или нескольких выходах 58 устройства. 4 1 ОКоммутатор 11 содержит К элементов И, на объединенные первые входы которых поступает сигнал с выхода 65 блока 3, разрешающий вьдачу управляющих и тестовых воздействий на выход 58 устройства, Значения выходных сигналов коммутатора 11 определяется кодом, поступающим с выходов 74.1-4, К блока 6 памяти на вторые входы элементов И, а длительность выходных сигналов определяется длительностью сигнала с вь 1 хода 65 блока 3.Блок 12 сравнения (Фиг,5) предназ-. начен для сравнения времени реакции объекта управления и контроля с заданными интервалами, коммутации сигнала реакции объекта на входы триггеров 14 и 15 ответа, проверки совпадения одноименных выходных сигналов, вьдаваемых блоками 4 и 5 задания интервалов и регистрами 9 и 10. Блок 12 сравнения формирует на своем выходе.88, сигнал, соответствующий сбою в работе устройства, либо о несоответствии времени реакции объекта заданному временному интервалу. Для этого на входы схемы 118 сравнения блока 12 подаются одноименные сигналы с выходов, 66, 67 и 68 блока 4 и 69, 70 и 71 блока 5, а также выходов 78.1 - 78.5 регистра 9 и 79.1 - 79.5 регистра 10, При несовпадении значений сигналов хотя бы на одной паре одноименных выходов схема 118 сравнения формирует единичный сигнал, который через элемент ИЛИ 120 подается на выход 88 блока 12 сравнения. Блок элементов И 119 предназначен для формирования сигналов, соответствующих номеру реализуемого интервала, если одноименные сигналы одновременно вьдаются регистрами 9 и 1 О, Первый коммутатор 116 предназначен для вьделения реакции объекта, поступающей на вход 57 устройства и соответ. ствующей номеру реализуемого интерва. ла. При совпадении единичных сигналов, поступающих на вход 57 устройст. ва и с выхода блока элементов И 119, первый коммутатор 116 пропускает данный сигнал реакции объекта на выход 89 блока 12 сравнения.Второй коммутатор 117 предназначен для контроля времени реакции объекта заданному временному интервалу. С этой целью на его первые входы поступают сигналы реакции объекта чконтроля а на его вторые входы - сигналы с выходов блока элементов И 119.Благодаря этому сигнал реакции объекту, поступивший в течение задан ного интервала, не пройдет на выход коммутатора 117. При любом "выпадении" сигнала реакции из заданного временного интервала соответствующий инверсный вход коммутатора 117 будет 10 открытый нулевым сигналом с выхода одного из элементов И блока элементов И 119, и сигнал реакции пройдет через коммутатор 117 и элемент И 120 на выход 83 блока 12 сравнения, сви детельствуя о норме времени реакции объекта заданным временным параметрам.Триггер 17 контроля фиксирует20 факт ошибки (сбоя) в работе устройства и выдает единичный сигнал, который приводит в исходное состояние триггера 13 и 16 пуска, останавливая устройство, и поступает в пульт 2 для индикации сбоя в работе устройст". ва. Триггер 17 устанавливается в единичное состояние очередным тактовым импульсом с выхода 59.1 блока 1 синх. ронизации после поступления единично. го сигнала на вход 3 . ВозвраттригЭО гера 17 в исходное состояние осуществляется либо сигналом сброса, либо сигналом установки в исходное состояние с выходов 60.3 и 60.1 пульта 2 управления и индикации, которые З 5 поступают на входы К триггера 17 через элемент ИЛИ 47.Первый триггер 13 пуска предназначен для синхронного запуска устройства. Переключение триггера 13 в еди ничное состояние осуществляется тактовыми импульсами с выхода 59.3 блока 1 синхронизации, которые поступают на вход С триггера. Для синхрон. ного запуска устройства с выходов 45 60.4 и 60.8 пульта 2 управления и индикации формируются единичные сигналы пуска устройства и синхронного режима. пуска соответственно, которые подаются на входы элемента И 26.50Последний формирует единичный сигнал на вход 3 триггера 13. После поступления этого сигнала очередной тактовый импульс с выхода 59.3 блока 1 синхронизации устанавливает триггер 13 в единичное состояние. Триггер 13 единичным сигналом со своего выхода открывает элемент И 27, через который проходят тактовые импУльсы с выхода 59.6 блока 1 синхронизации. Одновременно сигнал с выхода триггера 13 проходит через элемент ИЛИ 50 на вход Э второго триггера 16 пуска, подготавливая его к включению.Триггер 16 пуска осуществляет пуск устройства, а после поступления на вход 3 единичного сигнала триггер 16 переключается в единичное состояние очередным тактовье импульсом с выхода 59.6 блока 1 синхронизации, который проходит через открытые элементы И 27, 28 и элемент ИЛИ 49 на вход С триггера. Установившись в единичное состояние, триггер 16 нуле. вым сигналом с инверсного выхода закрывает элементы И 28 и 32 и снимает сигнал сброса с блоков 4, 3 н 5 триггера 19 и регистров 9 и 1 О, Одновре.г менно единичный сигнал с прямого выхода триггера 16 открывает элементы И 29 и 31, разрешая прохождение тактовых импульсов с .выходов 59,5 и 59,3 блока 1 синхронизации соответственно на блоки 3, 4 и 5 устройства и тем самым осуществляя пуск устройства в работу. Сброс триггеров 13 и 16 пуска осуществляется сигналом с выхода элемента ИЛИ 51, который формирует сигнал, сброса при поступлении на его входы одного из следующих сигналов: сигнала сброса с выхода 60,1 блока 2,сигнала останова с выхода 60.2 блока 2, сигнала установки в исходное с выхода 60.3 блока 2,сигнала сбоя устройства с выхода 81 триггера 17 контроля или сигнала "Конец программы" с выхода 87 элемента И 36.Триггеры 14 и 15 ответа предназначены для формирования импульса конца интервала при поступлении сигнала с объекта управления и контроля на вход 57 устройства. Единичный сигнал с выхода объекта поступает на вход 57 устройства и далее через первый коммутатор 119 блока 12 сравнения на входы 7 и Р триггера 14. .В результате этого снимается сигнал сброса с триггера 14, и он подготавливается к переключению в единичное состояние. Переключение триггера 14 осуществляется очередным тактовым импульсом,поступающим на вход триггера 14 с выхода 59,8 блока 1 синхронизации. Триггер 14, переключившись по заднему фронту тактового импульса, своими выходными сигналами ,готовит к переключению в единичное