Линейный интерполятор

СО 103 СОВЕТСКИХ .СОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Св . .ие)5 605 В 863 А РЕТ ГЛЬСТВУ АВТОРС 25 2 б ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМГРИ ГКНТ СССР О 11 ИСАНИЕ ИЗО(71) Винницкий политехнический институт (72) И.В,Рябовол, А.И,Максименко, А,Н,Романюк, И.Е.Пилипчук и В,С,Сенчик156) Авторское свидетельство СССР М 920636, кл, 6 05 В 19/18,1982.Авторское свидетельство СССР М 1413603, кл (ч 05 В 19/41 о (д 06 1 15/353 1988 (54) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР(57) йзобретение относится к автоматике и вычислительной технике и повыц 1 ает надежность линейного интерполирования, Интерполятор содержит сдвиговый регистр 1, регистр 2 разности координатных приращений, реГистр 3 координатного приращения; счетчик 4 импульсов, мультиплексор 5, ключ 6, накапливающий сумматор 7, схему 8 сравнения, блок 9 управления, триггер 10 четности большего приращенйя, сумматор 11, мультиплексор 12, схему 13 сравнения, элемент И 14, триггер 15, На выходе мультиплексора 12 по значению исходных приращений в зависимости от их четности формируется значение оценочной функции, которое в такте, соответствующему центру аппроксимируемой прямой, сравнивается схемой 13 с текущим значением оценочной функции, определяемой в накапливающем сумматоре 7, Результат сравнения определяет наличие сбоя в работе интерполятора, При отсутствии ошибки за первый полуцикл работы интерполятора осуществляется его контроль в последнем интерполяционном такте, для чего сравнивается схемой 8 на- Б чальное и конечное значейие оценочной функции, 10-12-13-15-14, 1-6-7-8-14, 3-5-7-2- 12-13, 3-11-12, 3-5, 4-9-14, 9-7, 9-5, 9-4, 9-2, ( 9-1, 3 з, п,ф-ли, 7 ил., 4 табл. /б р30 динате, Таким образом, при интерполировании отрезка прямой с приращениями БП, МП, принадлежащего второму полуоктанту в отличии от ранее описанной процедуры в регистр 2 от внешнего устройства поступает операнд МП. а (БП-.МП),. а на вход 35 признака октанта подается уровень логической единицы, В первом такте цикла подготовки на выходе 34 блока управления формируется импульс положительной по 40 лярности, под воздействием которого через ключ б накапливающий сумматор 7 записывается значение большего приращения, При этом на выходе 31 блока управления формируется уровень логической единицы, который разрешает прохождение 45 через мультиплексор 5 обратного кода меньшего приращения.На вход переноса сумматора 7 поступает значение логической единицы, поскольку вычитание в сумматоре 7 осуществляется в дополнительном коде, В сумматоре 7 находится значение выражения Ь -БП-М П= БП+М П+1В следующем интерполяционном такте 50 значение запоминается в регистре накапливающего сумматора, а затем переписывается в регистр 2 разности координатных .прйращений, уровень сигнала записи в регистр 2 - отрицательный, В указанный тактовый момент времени осуществляется Логический ноль на входе 20 интерполятора определяет положительный знак приращения ЛУ, где ЛУ - значениеприращения исходного отрезка прямой пооси ординат. При М)0 на входе 20 интерполятора выставляется значейие логического нуля.При ЛХ Ь У на вход 21 интерполято"ра выставляется уровень логической единицы, а при ЛХ ЛУ уровень логического 10нуля,На вход 38 интерполятора поступает сигнал, определяющий принадлежность аппроксимируемого отрезка прямой первомуили второму полуактанту. Единичный уровень сигнала на входе 38 определяет принадлежность прямой ко второмуполуоктанту. При интерполяции отрезкапрямой, принадлежащего второму полуактанту, задание исходных приращений произодится в соответствии с известнымправилом двойственности, утверждающим,что интерполирование отрезка прямой сприращением МП и БП и принадлежащемвторому полуоктанту можно свести к интерполированию отрезка прямой с приращениями (БП-МП), БП, принадлежащего кпервому полуоктанту путем инвертирования шаговых приращений по ведомой коортакже сдвиг содержимого сдвигового регистра 1 координатного приращения в сторону младших разрядов, Поскольку довыполнения укаэанного действия в регистре 1 хранилось значение большего приращения БП, то после выполнения указаннойоперации сдвига регистр 1 принимает значение БП/2,В следующий тактовый момент временина выходе 34 блока 9 управления устанавливается значение логической единицы, чтообеспечивает установку сумматора 7 в состояние БП/2. Указанное действие собственно предшествует и роцессуинтерполяции и образуют цикл подготовки.Причем, в регистре 3 координатного приращения хранится значение меньшего приращения МП, в счетчике 4 - значение большегоприращения БП, в регистре 2 разности координатных приращений - значение БПМП, а в сумматоре 7 и регистре 1координатного приращения значение БП/2,Цикл подготовки занимает три тактовых момента времени,В цикле интерполяции в первый тактовый момент времени из содержимого сумматора 7 вычитается значение меньшегоприращения, то есть обеспечивается передача инверсного значения меньшего приращения через мультиплексор 5 наинформационный вход сумматора 7 и на еговход переноса выставляется значение логической единицьь Следует отметить, что поскольку по алгоритму работы предлагаемоголинейного интерполятора при вычислениизначения оценочной функции используетсяоперация вычитания только значения меньшего приращения, то сигнал переноса длясумматора 7 формируется только при формировании для мультиплексора 5 сигналапередачи на его выход значения меньшенияприращения,При отрицательном значении оценочной функции, хранящейся в сумматоре 7, ксодержимому сумматора прибавляется значение Л, хранящееся в регистре 2, Передача значения Л на информационный входсумматора 7 достигается подачей на управляющий вход мультиплексора 5 логическогонуля,При положительном знаке оценочнойфункции, хранящейся в сумматоре 7, от содержимого последнего вычитается значение МП.Указанные действия совершаются затактовый момент времени, в каждом из которых формируются шаговые приращения.Значение щаговых приращений определяются значением знаков приращений ЛХЛ У, соотношением приращений ЛХ и ЛУ, знаком оценочной функции, хранящейся в сумметоре 7, а также знаком признака, поступающего с входа 35 интерполятора. При единичном значении указанного при знака согласно известного правила двойственности шаговых приращений необходимо инвертирование шаговь 1 х приращений по ведомой координате.Цикл интерполирования заканчивается 10 после выдачи всех шаговых приращений.Рассмотрим более подробно работу устройства в режиме контроля, При записи большего приращения в сдвиговый регистр 1 и счетчик 4 младший разряд БП задним 15 фронтом сигнала запуска интерполятора запоминается в триггере 10. Следовательно, состояние указанного триггера определяет четность большего приращения, При нулевом состоянии триггера 10. Большее прира щение четно, в противном случае нечетко, Поскольку выдача меньшего приращения с регистра 3 осуществляется в обратном коде, то о четности меньшего приращения можно судить по единичному значению младшего 25 разряда информационного выхода регистра 3.После приема исходных приращений, на второй информационный вход сумматора 11 поступает значение обратного кода 30 меньшего приращения. Поскольку:первый информационный вход сумматора заземлен, а вход переноса в . подключен к выходу логической единицы, то на выходе сумматора 11 получаем значение (МП+1), Монтаж ным путем выходной шины сумматора на тре 1 ьем информационном входе мульти- плексора 12 получаем значение (МП+1)/2.После определения значения Ь=БП-МП и занесения его в регистр 2 разности коор динатных приращений на четвертый вход мультиплексора 12 поступает вначале ф /2. Указанное значение получаем эа счет монтажного сдвига операнда Л, хранящегося в регистре 2, в сторону младших разрядов, 45После определения значения Л и занесения его в регистр накапливающего сум-" матора, осуществляется сдвиг содержимого " регистра 1 в сторону младших разрядов, то есть в регистре 1 получаем значение БП/2), 50 Первый информационный вход мультиплексора 12 заземлен, Таким образом, на информационных входах мультиплексора 12 определены до начала информирования 55 согласно табл,2 четыре возможных значе: ния оценочной функции в центре аппрокси-мируемой прямой,В зависимости от четности БП и МП на выход мультиплексора 12 будет передано значение оценочной функции, которое будет иметь место для данной прямой в (БП+1)/21 интерполяционном такте при безошибочном определении оценочной функции,В блсхе 9 управления по содержимому сдвигового регистра 1 и счетчика 4 выделяется БП + 1 /2 интерполяционный такт, В этом такте содержимое оценочной функции определенные оприорно по значениям МП и БП и их четности на выходе блока 12 сравниваются второй 13 схемой сравнения с текущим значением оценочной функции, хранящегося в регистре накапливающего сумматора 7, При их неСовпадении на выходе блока 13 будет сформирован уровень логического нуля, который поступит на Д-вход триггера 15. Указанное под воздействием сигнала на управляющем С входе триггера приведет к его обнулению, а, следовательно, на выходе элемента И 14 появится уровень логического нуля, который и будет сигнализировать об ошибке при интерполировании за первый полуцикл интерполирования. В каждом такте содержимое в цикле интерполяции счетчика 4 уменьшается на единицу. После выполнения БП интерполяционных тактов на выходе счетчика 4 формиоуется уровень логического нуля, сигнализирующий о вычислении всех требуемой значений оценочной функции.Указанным уровнем разрешается работы схемы 8 сравнения, При равенстве содержимого сумматора 7 значению содержимого сдвигового регистра 1 на вь 1 ходе схемы 8 сравнения появляется уровень логической единицы, сигнализйрующей о правильности выполнения аппроксимирующих действий по расчете оценочной функции эа время интерполяционного цикла. В противном случае - на выходе схемы 8 сравнения формируется уровень логического нуля, Нулевой уровень сигнала на выходе блока 8 обеспечит установку сигнала такого же уровня и на выходе 28 интерполятора,. Очевидно, что при наличии ошибки за первый полуцикл интерполирования дальнейший процесс аппроксимации завершают. Если же ошибка за первый полуцикл интерполирования отсутствует, то контроль производят по окончанию интерполирования, т,е, путем анализа сигнала на выходе блока 8, Для удобства в предлагаемом интерполяторе предусмотрен вывод 36, сигнализирующий внешнему устройству об аппроксимации первой части заданного отрезка прямой, Это особенно удобно при программном анализе сигнала ошибки.Блок управления работает следующим образом. Прим включении питания на входе22 интерполятора формируется импульс отрицательной полярности устанавливающийтриггера 42, 46 в нулевое состояние, а триггер 15 в единичное состояние, Нулевое состояние триггера 42 обеспечиваетудержание в нулевом состоянии регистров47 и 48, При появлении сигнала "Пуск" навходе 17 интерполятора триггер 42 устанавливается в состояние логической единицы,Поскольку выход траггера 42 соединенс Д входом триггера 46, то передним фронтом импульса, формируемого на прямом выходе генератора 41, триггер 46 установитсяв единичное состояние, что в свою очередьразрешит прохождение импульсов от генератора 41 через элементы 44 и 45, Временная диаграмма работы блока 9 управленияприведены на фиг.4,Поскольку исходное состояние регистра 48 нулевое. то из блока 40 постояннойпамяти будет выбрана микрокоманда, соответствующая нулевому адресу, В дальнейшем из блока 40 будут выбранымикрокоманды соответствуощие адреснойчасти микрокоманды, хранящейся в регист ре 48. В регистре 47 хрэнится операционнаячасть микрокоманды, Карта прошивки блока4 О,постоянной памяти приведена в табл, 3,Следует отметить, что микрокомандыпод номерами 1 - 3 полностью идендичнысоответствуощим микрокомандам с номерами 6-8, Указанное позволило исключитьучет для указанных микрокоманд сигнала навходе 32 блока управления, т.е, знака оценочной функции, Последний учитываетсятолько в цикле интерполирования (микрокоманды 5,6).Граф-схема алгоритма работы интерполятора, соответствующая табл,3, приведенана фиг,2,Единичное состояние триггера 46 разрешает установку в единичное состояниетриггера 53, Последний установится в единичное состояние в цикле интерполирования и удерживается в нем до окончаниявыдачи последнего шагового приращения,Распределение управляющих воздействий приведено на фиг,7, Шаговые приращения +Х, -Х, +У, -У на выходах 23-26определяются состоянием регистра 54, атакже состоянием регистра 54, а также состояние триггера 55, в который в каждыйтактовый момент времени цикла интерполяции записывается значение переполнениянакапливающего сумматора 7. Зависимостьзначений шаговых приращений от состояния регистра 54 признаков и триггера 55приведена в табл, 4, Активный фронт шагового приращения - передний. Временная30 35 диаграмма на фиг,4 приведена для случаяБП=4.Предлагаемый цифровой линейныи интерполятор реализован на элементах, входящих в состав серийно-выпускаемыхмикросхем,.Исключение составляет накапливающий сумматор 7, схема сравнения 8, блока 9 управления, функциональные схемы которых приведены на соответствующих фигурах,Накапливающий сумматор 7 содержит комбинированный сумматор бб.и регистр 67Схема сравнения имеет стробирующий,вход, для реализации которого (фиг.б) приведен злемент 69, В качестве схемы сравнения 13 и 68 можно использовать микросхемуК 531 сп,1, В устройстве-прототипе сбой или неисправность в работе интерполятора обнаруживалась только по окончанииинтерполирования, В предлагаемом устрой- стае контроль осуществляется раздельнокак для первой, так и для второй половины формируемого отрезка .прямой, следовательно, при наличии ошибки при формировании первой половины отрезка прямой она будет обнаружена не по окончании интерполирования, а в (БП+1)/2 интерполяционном такте, т,е. практически за вдвое меньшее время, Последнее и определяет более высокую оперативность контроля,Формула изобретения 1. Линейный интерполятор, содержащий регистр координатного приращения, ключ, накапливающий сумматор, сдвиговый регистр, счетчик импульсов, первый мультиплексор, первую схему сравнения, блок уп 40 равления, регистр разности координатныхприращений, информационный вход которого соединен с информационным выходом накапливающего сумматора, вход начальной установки которого соединен с выходом ключа, группа информационных входов которого соединена с группой выходов сдвигового регистра координатного приращения, группа информационных входов сдвиговога регистра координатного приращения и счетчика импульсов соединены с группой входов значения большего приращения интерполятора, группа информационных входов регистра координатного приращения соединена с группой входов значения меньшего приращения интерполятора, группа информационных выходов регистра разности координатных приращений и регистра координатного приращения соединены с первой и второй группами информационных входов первого мультиппек1756863 2526сора, группа выходов которого соединена с выход триггера четности большего прирапервой группой информационных входов щения соединен с первым управляющим накапливающего сумматора, группа выхо- входом второго мультиплексора, а управлядов которого соединена с первой группой ющий С-вход триггера ичетности большего информационных входов первой схемы 5 прирзщения и информационный Д-вход сравнения, вторая группаинформационных подключены соответственно к входу запувходов которой соединена с группой выхо- ска интерполятора и младшему разряду дов сдвигового регистра координатного входа значения большего приращения, втоприращения, вход запуска интерполятора рой управляющий вход второго мульти- соединен с входами записи сдвигового ре плексора соединен с младшим разрядом гистра координатного приращения, регист- выхода регистра коордйнатного приращера координатного приращения счетчика ния, первый информационный вход второго импульсов и с входом запуска блока управ- мультиплексора заземЛен, а второй подклюления, первый выход которого соединен с чен к выходу сдвиговогорегистра, каждый входом записи регистра разности коорди +1)-й разраз выхода сумматора соединен с натных приращений и входом управления 1-м разрядом третьего с входа второго мульсдвигом сдвигового регистра координатно- . типлексора 1=1, п, где п - разрядность го прирацения, второй выход блока управ- задания исходных приращений), каждый ления соедийен со счетным входом счетчика +1)-й разряд регистра разности координат- импульсов, выход признака нулевого саста ных приращений соединен с 1-м разрядом яния которого соединен с входом стробиро- . четвертого информационного входа второго вания пеовой схемы сравнения и первым мультиплексора,перваяивторая группы инвходом блока управления, третий выход ко- формационных входов блока управления соторого соединен с управляющим входом единены соответственно с группами первого мультиплексора и входом переноса 25 выходов сдвигового регистра и счетчика имнакапливающего сумматора, четвертый ипульсовпервый информационный вход пятый выходы блока управления соединены сумматора заземлен, втброй подключен к с входом синхронизации накапливающего. выходу регистра координатного прираще. - сумматора и управляющим входом ключа ния, а вход переноса соединен с входом соответственно, с второго по четвертый вхо логической единицы интерполятора, седьды блока управления являются входами зна- мой вход блока управления подключен с выка приращения первой и второй координат ходу признака октанта, двенадцатый выход и входом признака координаты с большим - к выходу "Конец интерполяции", приращением интерполятора, выходы ко-2, Интерполятор по п.1, о т л и ч а юординатных приращений которого соедине щ и й с я тем, что блок управленйя содержит ны с шестого по девятый выходами блока блок постоянной памяти микрокоманд, геуправления, вход начальной установки ко- нератор импульсов первый и второй регистторого соединен с пятым входом блока уп- ры, второй, третий, четвертый и пятый равления, о т л и ч а ю щ и й с я тем, что, с триггеры, регистр признаков, второй -десяцелью повышения оперативности контро тый элементы И, элемент неравнозначноля,в него введены триггер четности больше- сти, первый - шестой элементы И-ИЕ, го приращения, сумматор, второй третью схему сравнения, первая и вторая сультиплексор, вторая схема сравнения, группы информационных входов которой триггер, первый элемент И, выход которого соединены соответственйо с первой и втосоединен с выходами "Отсугствие ошибки", 45 рой группами входов информационного первый вход первого элемента И подключен блока управления, а выход - с первым вхок выходупервой схемы сравнения,а второй дом второго элемента И, выход которого вход - к выходу триггера, информационный подключен к шестому выходу блока управ- Д - вход которого соединен с выходом вто-ления, а второй вход - к инверсному выходу рой схемы сравнения, первая и вторая груп генератора импульсов, к первому входу шепы информационных входов которой стого и третьего элементов И, выход треть- подключены к группе выходов второго муль-его элемента подключЕн к первым входам с типлексора и группе выходов накапливаю- первого по четвертый элементов И-НЕ, а щего сумматора, выход переноса которого .второй вход - к выходу второго триггера, соединен с шестым входом блока управле информационный Д-вход которого подклюния, десятый выход которого подключен к чен к выходу логической единицы, управляуправляющему выходу интерполятбра и уп-ющий С-вход - к первому выходу первого равляющему С - входу триггера, установоч- . регистра и первому входу четвертого элен ый вход которого соединен с мента И,установочный В-вход второго реги- одиннадцатым выходом блока управления, стра к выходу третьего Д-триггера, к первымвходам пятого и шестого элементов И и двенадцатому выходу блока управления, девятый, восьмой, одиннадцатый и десятый выходы которого соединены соответственно с выходами с первого по четвертый элементов И-НЕ, первая группа выходов блока постоянной памяти микрокоманд подключена к группе информационных входов первого регистра, а вторые - к группе информационных входов второго регистра, разрядные выходы которого соединены с младшими разрядами группы информационных входов блока постоянной памяти микрокоманд, старший разряд которого соединен с шестым входом блока управления и информационным Д-входом четвертого триггера, управляющий С-вход которого подключен к выходу седьмого элемента И и четвертому выходу блока управления, пятыи, второй и первый выходы которого соединены соответственно с выходами четвертого, восьмого и девятого элементов И, вторые входы которых соедийены с вторым входом седьмого элемента И, вторым входом пятого элемента И, управляющим С-входом третьего Д-триггера и прямым выходом генератора импульсов, первый-четвертый выходы первого регистра подключены соответственно к первому входу восьмого элемента И, третьему выходу блока управления, первому входу седьмого элемента И, первому входу девятого элемента И, вход запуска блока управления соединен с установочным входом пятого триггера, входом записи регистра признаков и первым входом десятого элемента И, второй вход которого соединен с установочными В-входами пятого и третьего триггеров и входом начальной установки блока управления, управляющий С-вход пятого триггера соединен с седьмым входом блока управления, а информационный Д-вход заземлен, выход пятого триггера подкл 1 очен к информационному Д-входу третьего Д-григ- гера и установочным В-входам первого и второго регистра, выход десятого элемента И соединен с седьмым выходом блока управления, выходы пятого и шестого элементов И подключены соответственно к входам записи первого и второго регистров, с первого по четвертый разряд информационно го входа регистра признаков соединенсоответственно с вторым, третьим, четвертым и шестым входами блока управления, прямой и инверсный выходы первого разряда регистра признаков соединены соответ ственно с вторыми входами первого ивторого элементов И-НЕ, третьи входы которых подключены к выходу пятого элемента И-НЕ, прямой и инверсный выход второго разряда регистра признаков соединены со ответственно с вторыми входами третьего ичетвертого элементов И-НЕ, третьи входы которых подключены к выходу шестого элемента И-НЕ, вторые входы пятого и шестого.элементов И-ЙЕ соединены с выходом эле О мента неравнозначности, первый и второйвход которого подключены соответственно к прямому выходу четвертого разряда регистра признаков и выходу четвертого триггера, первые входы пятого и шестого 25 элементов И-НЕ подключены соответственно к прямому и инверсному выходам третьего разряда регистра признаков,3, Интерполятор по п,1, о т л и ч а ю щ и й с я тем, что накапливающий сумматор содержит комбинационный сумматор и регистр, группы выходов которого подключены к первой группе информационных входов комбинационного сумматора, вторая 35 информационная группа входов которогосоединена с группой информационных входов накапливающего сумматора, вход переноса и выход переноса которого подключены соответственно к входу пере носа и выходу переноса, комбинационногосумматора, выходы которого соедииены с информационными входамй регистра, вход начальной установки регистра соединен с входом начальной установки накапливающего сумматора, вход синхронизации которого соединен с входом синхронизации регистра, группа выходов которого является выходом накапливающего сумматора.1756863 Т а б л и ц а 1 Значение сигнала Коммутируемыйна 2-м управляю- операндцем входе Значение сигналана 1-и управляю"щем входе БП 0А/2МП+1/2 0 0 1 1 0 1 0 Та блица 2 Значение шагового прирацения по ведомой координате в такте Четность БП ИП БП/2БП/2 +10 1 0 1 0 0 1 1 0 1 О0 0 Ж 0 ЖЕдиничное или нулевое приращение ТаблицаЬЙ 5 б Микро- командае ййЕЕ т2 3 5 б 7 8 0 1 0 1 0 0 О О0 О 0 .11 0 1 10 О 11 1 0 0О 1 10 1 0 1Т:1 1 0 0 0 0 О 1 О 0 0 1 0 1 1 1 0 1 1 0 0 О 0 1 1 0 1 О 0 О 1756863 32 Таблица е авва ваивааааав аеювваавеПризнак БПИП : Х У Состояниетриггера 53еа Еа е еа ю 1 ще щюв еа а аа е ювеа ва а т а е юа юа+Х -Х +1 "1 1 О00 1О ОО. 100 1О 00 1 0 1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 1 1 Выход регистра 5" Очещее ае аааававааа ею ещее ее ае00О00000О0000000111111 0 0 0 О 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 О 0 1 1 1 1 0 О 00 О 10 1 О0 1 11 0 01 0 11 01 1 10 0 0О О 1О 1 00 1 11 О 11 . 1 01 10 О 0О 0 10 1 О0 1 11 О О1 О 11 1 01 1 10 0 0О 0о 0:0 1 11 0 О1 0 11 1 О1 1 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 1 О 1 0 0 1 О О О. - .1 О 1 О 0 0 0 0 0 0 0 1 1 1 0 1 1 01 О 1 О 1 0 0 0 0 0 0 1 0 1 0 1 0 0 О 0 0 0 О 0 0 0 0 1 0 О 0 0 1 0 1 1 0 О 0 0 0 1."10 40 50 Изобретение относится к автоматике и вычислительной технике и предназначено для использования в системах числового программного управления, а также в системах отображения графической информации.Известен линейный интерполятор,.содержащий регистры кооординатных приращений, соединенные через блоки совпадения со входами сумматора, выход которого через блок анализа знака оценочной функции подключен к управляющим входам блоков совпадения и через регистр разности координатных приращений к блоку анализа знака разности координатных приращений, выходы которого подключены к входам регистров координатных приращений,Недостаток устройства - низкая надежность из-за отсутствия узлов, выделяющих сбои реализующих элементов за время цикла, а также своевременной остановки работы интерполятора при его неисправности,Наиболее близким к предлагаемому является линейньпл инерполятор, содержащий сдвиговые регистры координатного приращения, ключ, накапливающий сумматор, регистр разности координатных приращений, информационный вход которого соединен с информационным выходом накапливающего сумматора, вход начальной установки которого соединен с выходом ключа, информационный вход которого соединен с выходом регистра сдвигового координатного приращения, регистр координатного приращения, счетчик, мультиплексор, схема сравнения, блок управления, информационные входы сдвигового регистра координатного приращения, и счетчика соединены с входом значения большего приращения интерполятора, информационный вход регистра координатного приращения соединен с входом значения меньшего приращения интерполятора, выхода регистра разности координатных приращений и регистра координатного приращения соединены с первым и вторым информационными входами мультиплексора, выход которого соединен с информационным входом накапливающего сумматора,выход которого соединен с первым информационным входом схемы сравнения, второй информационный вход которого соединен с выходом сдвигового регистра координатного приращения, вход запуска интерполятора соединен с входами записи сдвигового регистра координатного приращения, регистра координатного приращения и счетчика и с входами запуска блока управления, первый выход которого соединен с входом записи регистра разности координатных приращений и с входом управления сдвигового регистра координатного приращения, второй выход блока управления соединен со счетным входом счетчика, выход признака нулевого состояния которого соединен с выходом признака "конец интерполяции интерполятора, с первым входом начальной вставки блока управления и входом стробирования схемы сравнения, выход признака равенства которой является выходом признака "отсутствие ошибки" интерполятора, третий выход бло ка управления соединен с управляющимвходом мультиплексара и входом переноса накапливающего сумматора, выход знакового разряда которого соединен с первым входом блока управления, четвертый и пятый выходы которого соединены с входом . синхронизации накапливающего сумматора и упоавляющим входом ключа соответственно, с второго по четвертый входы блока управления являются входами знака приращения первой и второй координат и входол признака координаты с большим приращением интерполятора, выходы координатных приращений которого соединены с шестого по девятый выходами блока управления, второй вход начальной установки которого является входом начальной установки инерпалятора,Недостаток интерполятора состоит внизкой оперативности кон 1 роля, поскольку сбои или неисправности интерполятора обнаруживаотся только по окончании процесса ингерполяции отрезка прямой.Цель изобретения - повышение оперативности контроля за счет выдачи сигнала ошибки за первый и второй полуциклы интерполяции,Поставленная цель достигается тем, чтов линейный интерполятор, содеркащий регистр координатного приращения, ключ, накапливающий сумматор, сдвиговый регистр, счетчик импульсов, первый мультиплексор, первую схему сравнения,.блок управления, регистр разности координатных приращений, информационный вход которого соединен с информационным выходом накапливающего сумматора, вход начальной установки которого соединен с выходом ключа, группа информационных входов которого соединена с группой выходов сдвигового регистра координатного приращения, группа информационных входов сдвигового регистра координатного приращения и счетчика импульсов соединены с группой входов значения большего приращения интерполятора, группа информационных входов регистра координатного приращения соединена с группой входов1756863 Лж 3 ьВача агагодого Фи Составитель А, Романюк. едактор Н.Лазаренко ТехредМ,Уоргентал Корректор М. Максимишизводственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 10 Заказ 3087 Тираж ВНИИПИ Государственного комите 113035, МоскваПодписноепо изобретениям и открытиям при ГКНТ СССзначения меньшего приращения интерполятора, группа информационных выходов региотра разности координатных приращений и регистра координатного приращения соединены с первой и второй группами ин формационных входов накапливающего сумматора, группа выходов которого соединена с первой группой информационных входов первой схемы сравнения, вторая группа информационных входов которой 10 соединена с группой выходов сдвигового регистра координатного приращения, вход запуска интерполятора приращения, регистра координатного приращения и счетчика импульсов и с входом записи регистра разности кооодинатных приращений и с входом управления сдвигом сдвигового регистра координатного приращения, второй выход блока управления соединен со 20 счетным входом счетчика импульсов, выход признака нулевого состояния которого соединен с входом стробирования первой схемы сравнения и первым входом блока управления, третий выход которого соединен с управляющим входом первого мультиплексора и входом переноса накапливающего сумматора, четвертый и пятый выходы блока управления соединены с входом синхронлзации накапливающего ЗО сумматора и управляющим входом ключа соответственно, с второго по четвертый входы блока управления являются входами знака приращения первой и второй координат и входом признака координаты с большим приращением интерполятора, выходы координатных приращений которого соединены с шестого по девятый выходами блока управления, вход начальной установки которого соединен с пятым входом блока уп 40 равления, дополнительно введены триггер четности большего приращения, сумматор; второй мультиплексор, вторая схема сравнения, триггер, первый элеменг И, выход которого соединен с выходом "Отсутствие ошибки", первый вход первого элемента И 45 подключен к выходу первой схемы сравнения, а второй вход к выходу триггера, информационный Д-вход которого соединен с выходом второй схемы сравнения, первая и управления, десятый выход которого.подключен ку правляющему выходу интерполятора и управляющему С входу триггера, установочный 5-вход которого соединен с одиннадцатым выходом блока управления, выход триггера четности большего приравторая группы информационых входов кото рой подключены к группе выходов второго мультиплексора и группе выходов накапливающего сумматора, выход переноса которого соединен с шестым входом блока щения соединен с первым управляющим входом второго мультиплексора, а управляющий триггер четности С вход большего приращенля и информационный Д-вход подключены соответственно к входу запуска интерполятора и младшему разряду входа значения большего приращения, второй управляющий вход второго мультиплексора соединен с младшим разрядом выхода регистра координатного приращения, первый информационный вход второго мультиплектора заземлен, а второй подключен к выходу сдвигового регистра, каждый (1+1)-й разряд выхода сумматора соединен -м разрядом третьего входа второго мультиплексора /=1 1/, где и - разрядность задания исходных прлращений, каждый /+1/-й разряд регистра разности координатных приращений соединен с -м разрядом четвертого информационного входа второго мультиплексора первая и вторая группы информационных входов блока управления соединены соответственно с выходом сдвигового регистра.и счетчика импульсов, первый информационной вход сумматора заземлен, второй подключен к выходу регистра координатного приращения, а вход переноса соединен с входом логической единицы интерполятор, седьмой вход блока управления подключен к выходу признака октанта, двенадцатый выход - к выходу "Конец интерполяции",Блок управления содержит блок постоянной памяти, генератор импульсов, первый и второй регистры, второй, третий, четвертый, пятый триггеры, регистр признаков, со второго по десятый элементы И, элемент неравнозначности, с первого по шестой элементы И НЕ, третью схему сравнения, первая и вторая группы информационных входов которой соединены соответственно с первой и второй группами информационных входов блока управления, а выход с первым входом девятого элемента И, выход которого подключен к шестому выходу блока управления, а второй вход к инверсному выходу генератора импульсов, к первому входу второго и третьего элементов И, выход третьего элементв И подключен к первым входам с первого по четвертый элементов И НЕ, а второй вход к выходу второго Д-триггера информационный Д- вход которого подключен к выходу логической единицы, управляющий С-вход к первому выходу первого регистра, и первому входу четвертого элемента И, установочный Р-вход первого регистра к выходу третьего С триггера, к первым входам пятого и шестого элементов И и к двенадцатому выходу блока управления, девятый, вось50 мой, одиннадцатый и десятый выходы которого соединены соответственно с выходами с первого по четвертый элементов И НЕ, первая группа выходов блока постоянной памяти микрокоманд подключена к группе информационных входов второго регистра, разрядные выходы которого соединены с младшими разрядами информационного входа блока постоянной памяти, старший разряд которого соединен с первым вхоцом блока управления и информационным Д- входом пятого Д-триггера, управляющий С- вход которого подключен к выходу седьмого элемента И и к четвертому выходу блока управления, пятый, второй и первый выходы которого соединены соответственно с выходами четвертого, восьмого и девятого элементов И, вторые входы которых соединены с вторым входом седьмого элемента И, первым входом пятого элемента И, с управляющим С-входом третьего Д-триггера и первым выходом генератора импульсов, первый, второй, третий и четвертый выходы первого регистра подключены соответстве но к первому входу восьмого элемента И, к третьему выходу блока управления, к первому входу седьмого элемента И, первому входу девятого элемента И, вход запуска блока управления соединен с установочным входом пятого триггера, с входом записи регистра признаков и первым входом десятого элемента И, второй вход которого соединен с установочными Б-входами пятого и третьего триггеров и с выходом начальной установки блока управления, управляющий С вход пятого Д-триггера соединен с седьмым входом блока управления, а информационных заземлен выход пятого триггера подключен к информационному Д-входу третьего Д-триггера и к установочным Й- входам первого и второго регистров, выход десятого элемента И соединен с седьмым выходом блока управления, выходы пятого и второго элементов И подключены соответственно к входам записи первого и второго регистров с первого по четвертый разряд информационного входа регистра признаков соединен соответственно с вторым, третьим, четвертым, шестым входами блока управления, прямой и инверсный выходы первого разряда регистра поризнаков, соединены соответственно с первыми входами первого и второго элементов И-НЕ, вторые входы которых подключены к выходу пятого элемента И-НЕ. прямой и инверсный выходы второго разряда регистра признаков соединены соответственно спервыми входами третьего и четвертого элементов И-НЕ. вторые входы которых подключены к выходу шестого элемента И-НЕ, вторые входы пятого и 5 10 15 20 25 ЗО 9 Г 40 45 шестого элементов И-НЕ соединены с выходом элемента неравнозначности, первый и второй вход которого подключены соответственно к прямому выходу четвертого разряда регистра признаков и выходу четвертого триггера, первые входы пятого и шестого элементов И-НЕ подключены соответственно к прямому и инверсному выходам третьего разряда регистра признаков,Накапливающий сумматор содержит комбинированный сумматор и регистр, группа выходов которого подключена к первой группе информационных входов комбинационного сумматора, вторая группа информационных входов которого соединена с группой информационных входов накапливающего сумматора, вход переноса и выход переноса которого подключены соответственно к входу переноса и выходу переноса комбинационного сумматора, вход начальной установки регистра соединения с входом начальной установки накапливающего сумматора, вход синхронизации которого соединен с входом синхронизации регистра, группа выходов которого является выходом накапливающего сумматора,В известных цифровых линейных интерполяторах контроль работы или отсутствовал или осуществлялся только по окончании цикла интерполяции, В предлагаемом линейном интерполяторе за счет введения второй схемы сравнения мультиплексора, сумматора и триггера обнаруживается факт сбоя работы интерполятора за первый полуцикл его работы, что существенно повышает оперативность контроляНа фиг,1 изображена структурная схема цифрового линейного интерполятора; на фиг.2 - граф-схема алгоритма работы устройства; на фиг.З - функциональная схема реализации блока управления; на фиг.4 временная диаграмма работы блока управления; на фиг.5 - функциональная схема выполнения накапливающего сумматора; на фиг,6 - функциональная схема реализации схемы сравнения; на фиг,7 - схема распределения управляющих воздействий.Цифровой линейный интерполятор содержит сдвиговый регистр 1 координатного приращения, регистр 2 разности координатных приращений, регистр 3 координатного приращения, счетчик 4 импульсов, первый мультиплексор 5, ключ 6, накапливающий сумматор 7, первую схему 8 сравнения, блок 9 управления, триггер 10 четности большего приращения, сумматор 11, второй мультиплексор 12, вторую схему 13 сравнения, элемент И 14, триггер 15.Интерполятор имеет входы 16-26, выходы 27 и 28, входы-выходы 29-39 блока управле1 ия. Блок 9 управления содержи- блок 40постсЯнной памяти хоманД, Георатор 41РМ 1 у/ьсов, .риггер 42, элемент И 43 45,триггер 46, регистры 47 и Тдс элементы И49-,)2, триГГер 53, ре истр "4 прлзнака, трлг1 ер 5)5, элемент Р 1 56, элеме 1 т;)7 нерав 1 Оз"начности, элементы И-НЕ 58 и 59, схему 60срЗВСПР 51, э/10 менты И-НЕ Ь 1-64, элемент И65,СДВ 1 лговь 1 й регистр 1 координатного 10приращения служит для хранения большегоприоащения БП), ,задаюсцего исходный отрезок п)ЯМОЙ, Знаеие большего приращения постугает от внецне; о устройства повходу 16, а запись в регистр 1 осущес- вляется 15ЗВДНИМ ФРОНТОМ СИГнсз/а ЗапиСИ, ГОС)УПса 10 ще о ,а вход 17 запуска интеополятора, Значение большео приращения в исходныймомент времени записываеся также в счетчик 4, выполняощий фукц 1 ИО счетчика конца 20интерполяции отрезка пр 5 мой.Первые управляющие входы СдвлговогореГРстраКоординатно(0 пр 1 лоаДения исче)чика 4 подклочены к Входу 17 запускаинтерОля 10 ра. СДВИГ сОДеожимОГО роглстра 1 осуществляется задним фронтом сигнала, поступающего на вход управлениясдвигом блока 1 с выхода 29 блока 9 управления, Микрооперация счета счетчика 4 осуЩестг)ляется передним фронтол сигнала, 30формируемого на выходе 30 блока 9 управ/101 И 1Регистр 2 разности координатных приращений служит дл 51 хранения разностибольвего и меньшего приращения, задающего отрезок прямой. Указанная разность10(",ТУПВЕ С ВЬХОДа НакаГЛИ 1)аОЩСГО СУмматора 7 и записывается в регистр 2 заднимфронтом сигнала, поступаОщего с первоговыхода 29 блока 9 управления, . 40Регистр 3 координатного приращенияслужит для хранения меньшего приращени 51, задающеГО Отрезок аппроксимируемой1 рЯМОЙ, Запись в ООГистр 3 Ос,/щестВлЯетсЯзадним фронтом сигнала, поступающего с 45входа 17 запуска интерполятора. Второй информацион ный вход мультлплексора 5 соединен с инверсными вьходами регистра 3, т.е,рекгистр 3 координатного приращения служит для хранения и инвертирования ме 1 ьшего прРраДения МП) исходнсго отрезка,Мультиплексор 5 обеспе ивает передачу на свой выход инверсного значения меньВего приращения, поступаОщего отрегис:ра 3 координатного приращения при 55значении лОГическои единицы на еГО управляющем входе, соединенным Входом псреноса сумматора 7 и вьходом 31 блокауправления, При значении логического нуля11 сЭ упрсЭВЛ 51 ЮЕЛ ВХОДЕ Му/1. ГИ 1/ЕКСО)а 5 последний осуществляет передачу значения (БП-МП), пос;упаемого от регистра , на первый вход накапливаОще.о сумматора 7.Ключ 6 при значении логической едииць нэ его у 1 равляощем входе соединенном с пятым выходом 34 блока 9 управления, обеспечивает передачу инверсного значения со свое.о информационного входа на Выход. Вход клоча 6 подключен к парафазным выходам сдвигаемого регистра 1 коор- ДИатного 5 РИРащЕНРЯ, а ВЬХОД К ВХОДаМ начальной установки накапливаощего сумматора 7,Накапливающий сумматор 7 осуществляет суммиоование значения с его информационного Входа со значением, хранящимся в его внутреннем регистре, Сигнал с выхода переноса разряда сумматора 7 поступает на превый вход 32 блока 9 управления. Сигнал записи суммы во внутренний регистр сумматора 7 осуществляется передним фронтом сигнала, поступающего с четвертого выхода 33 блока 9 управления,Первая схема 8 сравнения обеспечивает Выдачу значения логической единицы на первый вход элемента И 14 при значении логического нуля на ее у правляощем входе и при совпадении значения на его первом и втором информационном входах, Последние соединены соответственно с прямыми выходами,сдвигового регистоа 1 координатного прлращения и информационными вь- ходами накапливарщегосумматора 7,При значении логической единицы на входе схемы 8 сравнения на ее выходе формируется уоонень логической единицы.Значение логической единицы на выходе схемы 8 сравнения при наличии нулевого сигнала на выходе 38 интерполятора (сигнал "Конец интерполирования" ) сигнализирует о правильности отработки отрезка прямой за время интерполяции цикла, В противном случае имеет место или сбой в работе интерполятора или его неисправность,Нулевой уровень сигнала на выходе 38 конца интерполяции, соединенный с двенадцатым выходом блока 9 управления, сигнализирует об окончании процесса интерполяции,Блок 9 управления осуществляет управление операционными узлами интерполятора в соответствии с алгоритмом работы, Восьмой 23, десятый 24, десятьй 25 и одиннадцатый 26 выходы блока 9 управления подключены к вьходам координатных приращений интерполятора. Указанные Выходы являются Вьходами +Х, -У+У, -У интерполятора, СиГналом запуска инторполятора является сигнал записи в регистры 1,3 и счетчик 4, Активным фронтом сигнала запуска ин-ерполятора,является задийфронт, На вход 19 интерполлтора от внешнего устройства поступает информация о знаке приращения ЛХ, При ЛХОзначение сигнала на входе 19 интерполятора, равно О, и при ЛХ 0 единице. Совершенно аналогично определяется и знак приращения Л у, При Л У0 на вход 20 интерполятора, соединенный с третьим входом блока 9 управления выставляется значение логического нуля, в противном случае - значение логической единицы,Вход 21 интерполятора соединен с четвертым входом блока 9 управления, Сигнал на указанном входе определяет преобладание одного приращения над другим, При Х т на выход 21 интерполятора выставляется значение логического "0", в противном случае - значение логической "1",На втором выходе блока 9 управления формируется сигнал для второго управляющего входа (счетного входа) счетчика 4, На первом выходе блока 9 управления формируется сигнал сдвига содержимого регистра 1, А шестой Зб вь:ход блока 9 управления подключен к управляющему С- вход триггера 15. Запись в триггер 15 осуществляется передним фронтом сигнала, формируемым на выходе 36 блока 9 управления, Установка в единичное состояние трипера 15 осуществллется нулевым уровнем сигнала, формируемым на седьмом 37 выходе блока 9 управления, Вход 22 начальной установки блока 9 управления соединен с пя 1 ым входом блока 9 управления, Активный уровень сигнала начальной установки нулевой,1 а 35 вход блока управления поступает признак, определяющий знак разности операндов БПМП. Запись признака осуществляется в соответствующем триггере регистра признаков блока управления активным уровнем сигнала запуска интерполятора, Единичный уровень сигнала на входе 35 определяет принадлежность прямой к второму полуоктанту, а нулевой - к первому.Триггер 10 четности большего и риращения предназначен для хранения младшего разряда большего приращения, Информационный вход триггера 10 соединен с младшим разрядом информационной шины 16, Управляющий вход триггера 10 подключен к входу 17 запуска интерполятора, Сумматор 11 предназначен для формирования значения (МП+1), для чего его первый информационный вход заземлен, а второй соединен с выходом регистра 3 координатного приращения, Вход переноса сумматора 11 соединен с выходом логической единицы. Второй мультиплексор 12 обеспечиваетпередачу на свой выход одного из четырехоперандов, в зависимости от значений сигналов на его управляющих входах. Значе 5 ния коммутируемых операндов на выходеблока 12 в зависимости от значений сигналовна его управляющих входах приведено втабл, 1 (первый управляющий вход мультиплексора 12 соединен с выходом триггера 10).10 В табл,1 БП, МП,Л соответственнобольшее приращение. меньшее приращение, разность между большим и меньшимприращением, Знакйойределяет целуючасть числа,15 Первый управляющий вход мультиплексора 12 соединен с выходом триггера 10,который хранит признак, определяющийчетность большего приращения. Второй управляющий вход мультиплексора 12 соеди 20 нен с младшим разрядом информационноговыхода регистра 3, Следует особо отметить,что, поскольку в регистре 3 хранится обратный код меньшего приращения, то о четности МП можно судить по единичному25 значению младшего разряда регистра 3,Первый информационный вход мультиплексора 12 эаземлен, а второй г 1 одключен квыходу рекгистра 1, Третий информационный вход блока 12 подключен к выходу сум 30 матора 11 следующим образом: каждый 1-йразряд информационного входа 12 соединен с /+1/-м разрядом выхода сумматора11, Такое соединен ие позволяет получить натретьем входе мультиплексора 12 операнд35 (МП 41) /2 по значениям операнд (МП+1),формируемым на выходе сумматора 11,4 ктвертый информационный вход блока 12соединен с выходом регистра 2 разностикоординат, Следует отметить, что на четвер 40 том входе мультиплексора 12 по значениюЛ. хранящемуся в регистре 2, монтажнымпутем получают значениеЛ/21. Для этогокаждый -й разряд четвертого информационного входа мультиплексора 12 соединяет 45 ся с (Ц-м разрядом регистра 2 (1=1,п) .Вторая схема 13 сравнения предназначена для сравнения операнда, получаемогона выходе мультиплексора 12, со значениемоценочной функции, формируемой на выходе накапливающего сумматора 7, Выход второй схемы 13 сравнения соединен с информационным Д-входом триггеоа 15,Ка выходе 29 устройства формируетсяпризнак отсутствия ошибки, При наличиии ошибки на выходе 28 будет формирован уровень логического нуля, Элемент И 14 предназначен для формирования сигнала "Отсутствие ошибки", Первый и второй входы элемента 14 соединены соответственно5 10 15 20 30 40 45 счетчика 4 станет равным 3, а со вторым - 2. Поскольку в этом случае содержимое счет 50 с выходом первой схемы 8 сравнения итриггера 15,Триггера 15 в такте, соответствующемсередине аппроксимируемого отрезка прямой, запоминает значение сигнала, формируемого на выходе блока 13. Указанныйсигнал определяет наличие ошибки,На выходе 36 блока управления формируется сигнал; указывающий внешнему устройству о проведенной интерполяторомконтроля работа за первый полуцикл интерполирования.Значение логического нуля на двенадцатом выходе 38 блока 9 управления указывает, что интерполирование заданногоотрезка прямой закончено и интерполяторготов к приему исходных приращений, Принулевом значении сигнала на выходе 38 интерполятораосуществляется анализ сигнала "Наличие ошибки" на выходе 28интерполятора.Блок 40 постоянной памяти служит дляхранения микрокоманд, определяющих работу устройства в различные моменты времени, Адресная часть микрокоманды 2хранится в регистре 48, а операционная - врегистре 47,Генератор 41 импульсов предназначендля формирования опорных импульсных последовательностей, необходимых для выработки управляющих сигналов,На выходах элементов И 44 и 45 формируются управляющие сигналы для С-входоврегистров 47 и 48, Следует отметить, чтозапись в регистры 47 и 48 производится в 3противофазе, что позволяет эа время отработки заданной микрокоманды сформировать на входе регистра 48 адрес следующеймикрокоманды, Триггеры 42 и 46 предназначены для присинхронизированного начала работы интерполятора к переднемуфронту импульсной последовательности,формируемой на прямом выходе генератора41 импульсов, после появления на входе 17активного уровня сигнала запуска,Элементы 49-52 формируют управляющие воздействия для узлов интерполятора,Регистр 54 признаков предназначен дляприема признаков определяющих расположение аппроксимируемого отрезка по отношению к координатным осям, Запись врегистр 54 осуществляется задним фронтомсигнала на входе 17 интерполятора.Единичное состояние триггера 53 определяет промежуток времени, в течение которого на выходах 23-26 формируютсяшаговые приращения,Триггер 53 преднззначен для запоминания знака оценочной функции, причем нулевое состояние триггера определяет отрицательный знак оценочной функции, э единичное - положительный,Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 57 реализует известное правило двойственности и используется в нашем случае как управляемый инвертор, При принадлежности аппроксимируемого отраэка прямой второму полуоктанту на выходе 4 регистра 54 признаков присутствует уровень логической единицы, а следовательйо, на выходе элемента 57 будет сформирован уровень, обратный состоянию триггера 55. Это в свою очередь приведет к инвертированию значения шагового приращенйя по ведомой координате по отношению к тому приращению, которое необходимо было бы сформировать по знаку оценочной функции. При нулевом уровне сигнала на выходе 4 регистра 54 признаков элемент 57 инвертирования не производит.Схема 60 сравнения предназначена для определения 1 БП+ /23 интерполяционного такта. На первый вход схемы 60 сравнения поступает значение операнда с выхода счетчика 4 на второй вход - с выхода блока 1.Выделение БП+1/2 интерполяционного такта осуществляется следующим образом, С каждым интерполяционным тактом содержимое счетчика 4 уменьшается на единицу и соавнивается с содержимым сдвигового регистра 1, где хранится по окончанию цикла подготовки операнд равный БП/2, При совпадении содержимого счетчика 4 и сдвигового регистра 1 на выходе схемы 60 сравнения формируется уровень логической единицы, который удерживается в течениецелого интерполяцианного такта,На фиг,4 приведена временная диаграммэ работы блока управления при БППри этом в блоке 1 хранится значение 1 БП/2=2. Первоначально в счетчик 4 заносится значение БП, С первым передним фронтом импул ьсной последовательности на выходе 30 блока управления содержимое чика 4 и сдвигового регистра 1 равно, то, следовательно, во втором такте (БП+1) /2=2) на выходе схемы 60 сравнения появится уровень логической единицы,Рассмотрим случай нечетного БП. Пусть БП 05, В блоке 1 по окончанию цикла интер полиции хранится значение БП/2=2, а в счетчике 4 - значение БП, т.е, 5, Требуется выделить (БП+1) /2=3 интерполяционный такт.С первым передним фронтом импульсной последовательности на. выходе 30 блока управления содержимое счетчика 4 станет равным 4, второго - 3, третьего - 2, т,е. ьтретьем интерполяционном такте содержимое счетчика 4 уравняется с содеркимым блока 1, а следовательно, в третьем интерполяционном такте на выходе схемы 60 сравнения сформируется уровень логической единицы, что и необходимо.Таким образом, схема 60 сравнения обеспечивает выделение БП+1/21 интерполяционного такта, Для исключения возможных переходных процессов, имеющих место на выходе схемы 60 сравнения сразу же после изменения содержимого счетчика 4, введен элемент 65, обеспечивающий выдачу результата сравнения с задержкой на полтакта (фиг.4).Счетчик 4 предназначен для определения момента окончания процесса интерполирования. Управляющий вход счетчика 4, соединенный с входом 17 интерполятора, предназначен для занесения информации в счетчик 4, поступающий на информационную шину 16. Счетчик 4 является вычитающим, Уикрооперация счета в счетчике 4 осуществляется передним Фронтом сигнала, формируемого на выходе ЗО блока 9 управления,Элементы 58, 59 и 61-64 образуют блок выходной логики, формирующий по значениям признаков шаговые приращения+ ЛХ,- ЛХ,+ЛУ,-Л У,В предлагаемом линейном интерполяторе осуществляется контроль работы устройства, основанный на анализе значения оценочной функции, причем выдача результата контроля осуществляется раздельно эа первый и второй полуциклы его работы,Контроль, основаннный на анализе значения оценочной функции по окончанию интерполирования отрезка прямой (реализован в устройстве прототипе) имеет следующее теоретическое обоснование,Доказано, что при начальном значении оценочной функции, равном целой части половины большего приращения, задающего отрезок прямой, отклонение от идеальной прямой не будет превышать половины шага дискретизации. Поскольку принято начальное значение оценочной функции ОФО =2 ), а сама прямая представБПляет собой ОФ=О, то очевидно, что в точках аппроксимирующего отрезка, совпадающих с идеальной прямой, оценочная функция будет принимать значение ОФ 1= ОФО = ), В предлагаемомБП2линейном интерполяторе обеспечивается точное попадание в конечную точку, Следовательно, значение оценочной функции в конечной точке будет равно БП/2), т.е, начальному значению оценочной функции, Последнее свойство и использовано для контроля работы линейного интерполятора по окончении цикла интерполяции, Действительно, если по окончании процесса интерполяции отрезка прямой значение оценочной функции, хранящееся в сумматоре 7, будет равно целой части половины большего приращения, то интерполяция отрезка прямой выполнена верно, В противном случае мокно констатировать, что имеет место сбои в работе интерполятора или же последний в данный момент времени неработоспособен.15 Контроль, основанный на анализе эна чения оценочной функции в(БП+1)/21 такте, т,е, за первый полуцикл его работы, имеет следующее теоретическое обоснование.В книге Романюка А,Н, "Системы отображения измерительной информации на основе программно-аппаратных и таблич 20 ных линейных интерполяторов". Автореферат на соискание ученой степени кандидата технических наук. Винница, 1988, с. 17 по 25 30 каэано, что последовательность щаговых приращений по ведомой координате при аппроксимации отрезка прямой с максимальной точностью аппроксимации симметрична относительно своего центра. Исключение составляют неболее двух значений шаговых приращений в центре последовательности, определяемых четностью исходных прира,цений, Учитывая указанное, можно однозначно определить число и тип шаговых приращений за первый полуцикл работы интерполятора,Учитывая свойство симметрии, заключаем, что число единичных шагов по ведомой координате эа первый и второй полуциклы интерполирования отличаются не более, чем на единицу, В табл,2 приведены значения шаговых приращений в БП/2) и БП/2 +1) интерполяционных тактах для отрезков прямых первого полуоктанта,В дальнейшем изложении будем учитывать, что при четном (БП+1)/2)=-,БП/2, а при нечетном БП ЦБП+1)/2=БП/2+1,Учитывая изложенное, а также значение табл,2 для четного БП и 1 ЛП заключаем, что 50 эа 1(БП+1)/21=- БП/2 интерполяционных тактов будет выполнено МП/2 шаговых приращений по ведомой координате. Определимзначение оценочной функции вБП+ /21 интерполяционном такте55ОФИБП+1)/2)=ОФ + Л- --УП2П г БП лП БП МП2 22Л БП- МП - ==2 2