Узел автоматического слогоотделения

Номер патента: 905887

Опубликовано: 15.02.1982

Авторы: Николаев, Храпко

МПК: G01R 31/28, H04B 17/00

Метки: аппаратуры, блоков, радиоэлектронной, тестового

...контактов, полученными с задатчика 15.Устройство работает следующим образом.Контроль блока 1 осуществляется с помощью программы, состоящей изпоследовательности элементарных тестов, разрядность которых равна числувыводов контролируемого блока 1. Каждый элементарный тест включает в себя входные стимулы и эталоны выходных реакций. Входные стимулы совокупность сигналов, одновременно подаваемых на входные выводы, поступают к ним двумя путями: первая часть стимулов, касающаяся программы контроля, поступает из блока 3 памяти через коммутатор 5, вторая часть стимулов, касающихся программы управления, поступает на блок 1 с регистра адреса 14 через коммутатор 5.Перед началом работы блок 16 в соответствии с тестовой таблицей задатчика 15...

Номер патента: 841052

Опубликовано: 23.06.1981

Авторы: Виноградов, Грама, Платонов, Скорубский

МПК: G11C 19/00

Метки: запоминающее, регистрах, сдвиго-вых

...работает слецюшим образом. Когда нет обращения к запоминаюшему устройству, вся хранимая информация потактно сдвигается в кольцевом сдвиговом регистре 2. Скорость перемещения зависит от частоты генератораимпульсов. При этом слова (числа) в кольцевом сдвиговом регистре 2 хранятся в сжатом виде. Например, все трехразрядные числа 111, 110, 101, 100, 011, 010, 001, кроме нулевого, могут быть упакованы в одну сжатую строго периодическую последовательность (фиг. 2) с периодом Т=2 - 1 = 2 - 1 = 7, где ив разрядность исходных чисел.Исходные числа упаковываются в сжатую последовательность вручную, если чисел не очень много или с помошью ЭВМ. 5 1 О 15 го 25 зо 35 40 45 50 55 В случае хранения чисел в сжатом виде в качестве адреса числа...

Номер патента: 826359

Опубликовано: 30.04.1981

Авторы: Авдюхин, Колосов, Смородин

МПК: G06F 12/04

Метки: вычислительное, цифровое

...может иметь длину )гп слогов (1 = 1, 2, 1), т. е. младший слог выбираемого слова может занимать положение, не совпадающее с положением младшего слога полно- разрядного операнда. Поэтому в процессе выборки операнда необходимо расположить его в соответствующих разрядах ячейки ФЧН. Нумеруем группы разрядов ячейки блоков оперативной памяти, начиная с младшего, присваивая им номера от 0 до 1 - 1. Такие же номера присвоим слогам содержимого ячейки. Последние номера являются адресами этих слогов. В процессе расположения выбираемых слогов в нужных позициях с помощью блока 15 производится цикличный сдвиг всей группы из 1 слогов. Располагаем в разрядах, соответствующих выходам второй группы усилителей 4, номер того же из слогов, который к...

Номер патента: 924709

Опубликовано: 30.04.1982

Авторы: Агеев, Гаврилов, Нестеров, Тимофеев

МПК: G06F 17/14, G06F 9/34

Метки: адресов, формирования

...записан код 1000, т.е. первый адрес второго операнда.При поступлении второго тактового импульса снова происходит сложение содержимого регистров 1 и 3. В регистр 1 и регистр 9 запишется код 0100, т.е. второй адрес первого операнда и т.д. В регистре 9 Формируется последовательность адресов первого и второго операндов, а регистр 8 остается в нулевом состоянии (табл.1), При Формировании на выходе блока 7 кода 1111 срабатывает элемент И 10, на выходе которого появляется единичный потенциал. При этом регистр 1 и регистр 2 устанавливаются в нулевое состояние, единица в регистре 3 сдвигается влево на один разряд, а единица в регистре 4 - вправо на. один разряд, Регистры 8 и 9 устанавливаются в нулевое состояние, т.е.в них фиксируются первый...

Номер патента: 966695

Опубликовано: 15.10.1982

Авторы: Заблоцкий, Цесин

МПК: G06F 9/36

Метки: адреса, адресов, дисках, логических, магнитных, памяти, трансляции

...выход второго сдвигающего 1 фрегистра соединен с первым входом блокаэлементов И, управляющие входы сдвигающих регистров, коммутатора и второй входблока элементов И являются третьим входом узла, вторым выходом которого явля-щются выход элемента ИЛИ, входы которого соединены с выходом посЛеднего элемента И и с выходами знакового разрядавычитателей, входы уменьшаемого которых соединены с выходами регистров, чет.двертым входом узла являются входы вычитаемого вычитателей,На фиг 1 приведена структурная схема устройства для трансляции логическихадресов в адреса памяти на магнитныхдисках; на фиг. 2 - структурная схемаблока назначения; на фиг. 3 - функциональпая схема генератора расстановки;на фиг. 4 - функциональная схема блокауправления; на...