Устройство для тестового контроля блоков радиоэлектронной аппаратуры

ОП ИКАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик щ 90588(22) Заявлено 300580 (21) 2931398/18-21 Д 1) М. Кп.з С 01 К 31/28 с присоединением заявки Ио(23) Приоритет Государственный коМитет СССР по делам изобретений н открытий,799088;8) Опубликовано 150282 Бюллетень М б Дата опубликования описания 15. 02. 82(72) Авторыизобретения Н.И.Николаев и Н.З.Храпко 1 О 20 25 30 Изобретение относится к контрольно-измерительной технике .и.может быть использовано для контроля блоков радиоэлектронной аппаратуры.Известно устройство для тестового контроля циФровых узлов цВМ, содержащее блок памяти, блок ввода, регистр тестов, схемы .сравнения, индикаторы и Формирователи входных сигналов 1.Недостатком известного устройства является низкое быстродействие при контроле циФровых блоков, содержащих большое число однотипных ячеек, например полупроводниковых многоадресных оперативных запоминающих устройств, Низкое быстродействие обусловлено большими затратами времени на задание программы контроля, состоящей из большого числа одинаковых программ для каждой из цифровых ячеек памяти, задаваемых по разным адресам ячеек.Наиболее близким техническим решением к изобретению является устройство для контроля циФровых узлов, содержащее блок ввода, блок памяти, регистр настройки, коммутатор входов и выходов, блок сравнения и блок управления, причем первый вход блока ввода соединен с первыми входами блока памяти и регистра настроГ: -ки, второй вход - с первым входомблока управления, первый, второй итретий выходы которого соединены совходом блока ввода, вторым входомблока памяти и.вторым входом регистра настройки соответственно, выходблока памяти соединен с первымивходами блока сравнения и первогокоммутатора входов и выходов, второйвход которого подключен к выходурегистра настройки, выход - к второму входу блока сравнения и выводуконтролируемого блока, а выход блокасравнения соединен со вторым входомблока управления 2.Недостатком этого устройства является низкое быстродействие приконтроле блоков, состоящих из однотипных циФровых ячеек, имеющих однородную структуру, тестовую программу которых можно представить ввиде общей многократно повторяющейсячасти-программы контроля одной ячейки и переменной, меняющейся от циклак циклу части-программы управления,адресующей программу контроля.Цель изобретения - повышения быстродействия устройства, 905887Поставленная цель достигаетсятем, что в устройство для тестовогоконтроля блоков радиоэлектроннойаппаратуры, содержащее блок ввода,соединенный первым входом с первымивходамиблока памяти и регистра настройки, вторым - с первым входомблока управления, первый, второй итретий выходы которого подключены ковходу блока ввода, ко второму входублока памяти и второму входу регистра настройки соответственно, выход блока памяти соединен с первымивходами блока сравнения и первогокоммутатора, второй вход которогосоединен с выходом регистра настройки, выходы - с выводами контролируемого блока и со вторым входомблока сравнения; выход которого соединен со вторым входом блока управления, введены счетчик, второй коммутатор, дешифратор, задатчик адре- Щсов, программный блок, блок контактных элементов, регистр адреса, соединенный своим выходом с третьимвходом первого коммутатора, а входами - с первыми выходами дешифратора, цвторой выход которого соединен стретьим входом блока управления,входы - с выходами второго коммутатора, первый и вторые входы которого соединены соответственно с выходом блока контактных элементов и выходами счетчика, соединенного входомс четвертым выходом блока управлениявход блока контактных элементов соединен с первым выходом программногоблока, соединенного вторым выходоми входом с входом и выходом задатчика адресов соответственно.На фиг. 1 приведена блок-схемаустройства для тестового контроляблоков радиоэлектронной аппаратуры; 40на фиг. 2 - временные диаграммы.Устройство для контроля блоков 1содержит блок 2 ввода, блок 3 памяти,регистр 4 настройки, коммутатор 5входов и выходов, блок 6 сравнения,:лок .7 управления, счетчик 8, коммутатор 9, содержащий гнезда 10=1-10=пдешифратор 11, содержащий первый12 и вторые 13=1-13=п элементы И,регистр 14 адреса, задатчик 15 адресов, программный блок 16, блок 17контактных элементов. На фиг. 2приведены временные диаграьЬы на выходах вторых 13=1-13=п элементовИ дешифратора 11 для разных типовпроверяемых блоков. Блок 2 вводапредназначен для ввода с перфолентытестовой информации, информациио входных (выходных) контактах и командной информации. Блок 3 памятипредназначен для хранения и выдачи 60тестовой информации. Регистр 4 настройки, разрядность которого равначислу выводов контролируемого блока 1, служит для управления коммутатором 5, осуществляющим передачу сигналов на входы контролируемого блока 1. Блок 6 сравнения предназначен для сравнения кодов эталонов с сигналами на выводах контролируемого блока, Блок 7 управления организует работу всех блоков устройства, т. е. управляет записью информации из блока 2 ввода в блок 3 памяти и регистр 4 настройки, управляет работой счетчика 8, который служит для получения информации о номере цикла программы контроля. Коммутатор 9, содержащий коммутационные гнезда 10=1-10=п обеспечиваетперестройку программы управления поипереходе от одного типа контролируемого блока к другому. Дешифратор 11 с помощью первого элемента И 12 Формирует сигнал, управляющий остановом контроля на заданном номере цикла программы контроля, а с помощьювторых элементов И обеспечивает формирование информации программы управления, меняющейся от цикла к циклу, Регистр 14 адреса предназначен для передачи информации программы управления с дешифратора. 11 через коммутатор 5 на адресные входы контролируемого блока 1, а задатчик 15 адресов, выполненный, например, в виде тестовых таблиц - для записи программы управления. Программный блок 16 обеспечивает установку контактирующих штырей из блока 17 контактныхэлементов в гнезда 10=1-10=п коммутатора 9 в соответствии с адресами контактов, полученными с задатчика 15.Устройство работает следующим образом.Контроль блока 1 осуществляется с помощью программы, состоящей изпоследовательности элементарных тестов, разрядность которых равна числувыводов контролируемого блока 1. Каждый элементарный тест включает в себя входные стимулы и эталоны выходных реакций. Входные стимулы совокупность сигналов, одновременно подаваемых на входные выводы, поступают к ним двумя путями: первая часть стимулов, касающаяся программы контроля, поступает из блока 3 памяти через коммутатор 5, вторая часть стимулов, касающихся программы управления, поступает на блок 1 с регистра адреса 14 через коммутатор 5.Перед началом работы блок 16 в соответствии с тестовой таблицей задатчика 15 адресов, установкой штырей из блока 17 в гнезда 10=1- 10=п коммутатора 9 настраивает программу управления, поступающую в блок 1 через вторые выходы элемента И 13=1-13=п дешифратора 11, через регистр адреса 14 и коммутатор 5. Аналогично блок 16 настраивает с помощью коммутатора 9 первыйэлемент И 12 на номер теста, на котором следует произвести останов контроля.Командная информация из блока 2 ввода поступает в блок 7 управления и включает команды Начало,Запись 1, Запись 2, Проверка и Конец. По команде .Начало блок 7 устанавливает все блоки устройства в исходное состояние. По команде Запись 1 в регистр 410 записывается информация о входных выводах контролируемого блока 1. По команде Запись 2 тестовая информация записывается в блок 3 памяти. По команде Проверка блок 7 начинает считывание информации из 15 блока 3. Очередной элементарных тест поступает на первые входы коммутатора 5, который выделяет стимулы из элементарного теста и подает их на первую группу входов контролируемо го блока 1, относяшуюся к программе контроля. Работой коммутатора 5 управляет регистр 4, в котором хранится информация о входных контактах проверяемого блока. Перестраиваемый 25 коммутатор 9 с помощью дешифратора 11 преобразует информацию со счетчика 8 и через регистр адреса 14 и вторые входы коммутатора 5 подает ее на вторую группу входов контролируемого блока 1, относяшуюся к программе управления, Блок б сравнения осуществляет сравнение эталонной информации блока 3 памяти с сигналами на внешних выходах проверяемого блока, В случае несравнения блок б выдает в блок 7 управления сигнал, осуйествляюший останов контроля на этом тесте. При сравнении блок 7 осуществляет вывод из блока 3 очередного элементарного теста. По ко манде Конец блок 7 добавляет в счетчик 8 единицу. Новая информация со счетчика 8 после преобразования на коммутаторе 9 и дешифраторе 11 образует новый адрес, по которому 45 реализуется следующий цикл программы контроля. В конце контроля первый элемент И 12 в соответствии с настройкой коммутатора 9 вырабатывает сигнал, осушествляющий останов контроля через блок 7 управления. Настройка дешифратора 11 с помощью коммутатора 9 определяется структурой адресной части контролируемого блока 1, На фиг. 2 а показан 55 случай настройки (диаграмма на выходах элементов И 13), когда на адресной части входов блока 1 в его .составе имеется дешифратор и на его входы необходимо подать сигналы не- Я посредственно с единичных плеч первого, второго, третьего и т. д. разрядов счетчика 8. Для этого на поле коммутатора 9 устанавливают штыри в гнезда, через которые проходят связи у с единичного плеча первого разрядасчетчика с первым элементом 13-1,с единичного плеча второго разрядасо вторым элементом 13-2 и т. д.На Фиг, 26 показан случай настройки коммутатора 9, когда в адреснойчасти блока 1 отсутствует дешифратор и одновременно может быть возбуждена только одна входная шина,Это означает, что каждый из элементов 13=1-13=п настраивается накоды счетчика 8 0000, 1000,0100, 1100 и т. д, Для этогодля первого элемента И 13-1 устанавливают штыри в гнезда 10=1-10=пчерез которые проходят связи егос нулевыми плечами триггеров счетчика 8, для второго элемента И 13 ==2 - в гнезда, через которые проходят связи его с единичным плечомпервого разряда и с нулевыми плеча-.ми остальных разрядов и т. д.На фиг. 2 в показан случай настройки коммутатора, когда на адресной части входов блока 1 в егосоставе имеется матричный дешифратор.Таким образом, использование счетчика 8, коммутатора 9, дешифратора11 задатчика адресов 15, программного блока 1 б, блока контактных элементов 17, регистра адреса 14 позволяет расширить область применения устройства за счет контроля блоков сразличным типом адресации ячееки повысить его быстродействие засчет возможности оперативной перестройки программы управления при переходе от одного типа контролируе,мого блока 1 к другому. Кроме того,введение счетчика 8, дешифратора 9и регистра 14 позволяет задаватьпрограмму контроля с блока 2 однократно, а адреса ячеек формироватьс помощью быстродействующих элехтронных устройств, что исключает необходимость относительно медленно-го ввода каждого адреса и многократного ввода по каждому адресуодной и той же программы контроля идополнительно повышает быстродействие устройства,Формула изобретенияУстройство для тестового контроля блоков радиоэлектронной аппаратуры, содержащее блок ввода, соединенный первым входом с первыми входами блока памяти и регистра настройки, вторым - с первым входом блока управления, первый, второй и третий выходы которого подключены ко входу бло" ка ввода, ко второму входу блока памяти и второму входу регистра настройки соответственно, выход блока памяти соединен с первыми входами блока сравнения и первого коммутато 905887ра, второй вход которого соединен свыходом регистра настройки, выходыс выводами контролируемого блока исо вторым входом блока сравнения, выход которого соединен со вторым входом блока управления, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, в него введены счетчик, второй коммутатор, дешифратор, эадатчик адресов,программный блок, блок контактныхэлементов, регистр адреса, соединенный,своим выходом с третьим входом блока управления, входы - с выходами второго коммутатора, первыйи вторые входы которого соединены соответственно с выходом блока контактных элементов и выходами счет ика, соединенного входом с четвертымвыходом блока управления, входблока контактных элементов соединенс первым выходом программного блока,соединенного вторым выходом и входом с входом и выходом задатчикаадресов соответственно.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 618742 кл, 6 06 Г 11/04, 1978.2. Авторское свидетельство СССРР 498619, кл, С 06 Р 11/00, 1976Назарова Редакто Заказ Рлиал ПП Патент, г, Ужгород, ул. Проектная. 4/68 Тираж 718ВНИИПИ Государственного комитепо делам изобретениЯ и откры 3035, Москва, Ж, Раушская и Подписноа СССРийб., д. 4/5