Способ обращения к магнитному оперативному запоминающему устройству

Номер патента: 268498

Опубликовано: 01.01.1970

Авторы: Илови, Колосов, Леонтьев, Мелехин, Радомысльска, Тисенко

МПК: G11C 11/02

Метки: параллельного, суммированиядвух, чисел

...обмотку 40, обмотку положительной обратной связи 41 и обмотку 42 запуска транзистора 31 от заднего фронта импульса, поступающего на вход 21. Лдресные шины 8 - 12 функциональной части 2 подключены к выходам формирующих реверсивных ключей; каждая адресная шина соединена со своим ключом. С помощью этих ключей в адресные шины могут подаваться в такт записи или в такт считывания импульсы полоо тока или цгпульсы полутока,Рассмотрим работу предлагаемого устроиства при образовании слова переносов по формуле (2), пользуясь чертежом и таблицей, в которой показана последовательность выпол. пения операций, сочетания управляющих сигналов, необходимые для выполнения каждой операции, а также содержимое линеек фуглкциональной части матрицы МОЗУ и...

Номер патента: 273523

Опубликовано: 01.01.1970

Авторы: Колосов, Миловидов

МПК: G06F 12/00

Метки: вычислительно-логическое, цифровое

...т. е. осуществится операция а - инверсия числа а. Операция дизьюнкции ачб (6 - слово, подаваемое в разрядные шины 35 при записи) получится, если в ячейку 40, где, допустим, уже записано число а, записать число Ь (без предварительного считывания числа а), для чего в такте записи по шинам 31 и 35 подать положительные импульсы полутоков; разрядные шины возбуждаются кодом числа Ь, предварительно записанным в регистр числа 13. Действительно, в ячейке 40 единицы будут записаны в тех разрядах, которые соответствуют единицам слова а или единицам слова д. Предварительная запись слова Ь в регистр числа производится в такте 5 10 15 20 25 30 35 40 45 50 55 60 65 считывания, непосредственно предшествовавшем такту записи, в котором выполняется...

Номер патента: 574773

Опубликовано: 30.09.1977

Авторы: Еремин, Стоянов, Сухоруков, Толстых, Хорошунов

МПК: G11C 7/00

Метки: записи-считывания

...транзистора. Сток транзистора 5 подключен к выходу усилителя 1 считывания и к затвору первого выходного транзистора 8. Ис ток транзистора 9 объединен со стоком транзистора 8, исток которого связан с шиной 10 нулевого потенциала. К первому входу элемента ИЛИ - 1-1 Е 7 подключен один вывод элемента 11 задержки, другой вывод которого 25 подключен и объединенным затворам второго транзистора 2 считывания и первого транзистора 12 считывания и к шине 13 считывания. Истоки транзисторов 2 и 12 такке объединены и подключены к адресной шине 14, к 30 которой также подключены исток транзистора 5 записи и исток третьего транзистора 15 считывания. Затвор транзистора 15 связан с выходом элемента ИЛИ - НЕ 7, а сток объединен со стоком первого...

Номер патента: 460609

Опубликовано: 15.02.1975

Авторы: Герхард, Иозеф, Клаус, Ханс

МПК: B23K 11/10

Метки: машине, подачи, поперечной, проволоки, сварки, сеток

...усиливающую схему И 28 (см. фиг. 4) с магнитной катушкой сервоклапана 5. Индуктивный или фотоэлектрический датчик тактов при каждом полном повороте главного вала 1 в определенном угловом секторе, например в 300, выдает длительный импульс, а во время оставшегося углового сектора, например в 60, не выдает импульса. Выбор величины углового сектора, в котором выдается импульс, зависит от требуемой длины поперечной проволоки, которая должна быть подана, и от переводного соотношения между поворотом главного вала и вращением подающих роликов. Передний фронт длительного импульса образует при этом первый тактовый сигнал, включающий привод подающих роликов, а задний фронт этого импульса образует второй тактовый сигнал, воздействующий на...

Номер патента: 469137

Опубликовано: 30.04.1975

Авторы: Едигарян, Минасянц, Хечумян

МПК: G11C 7/00

Метки: информации, неразрушающего, считывания

...показанной на чертеже,Во время подачи импульсного адресного тока в числовые обмотки запоминающих элементов при его нарастании 1 на всех выходных обмотках указанных элементов появляются сигналы информации, однако на выход выделяются через коммутатор лишь сигналы 2 с одной группы запоминающих элементов. На вершине 3 адресного тока (в течение его установившегося максимального значения) коммутируют управляющим импульсом 4 выходные обмотки запоминающих элементов, при этом выход коммутатора соединяется уже с выходными обмотками другой группы запоминающих элементов. Во время спада 5 адресного тока на всех запоминающих элементах данного адреса снова образуются считанные сигналы, но на выход подаются сигналы 6 с этой группы запоминающих...