Оптоэлектронное постоянное запоминающее устройство

Номер патента: 562937

Опубликовано: 25.06.1977

Авторы: Вакуров, Краснов, Шмыгов

МПК: H04L 7/033

Метки: биимпульсных, приемника, сигналов, синхронизации

...импульсы, соответствующие фрон. там биимпульсного сигнала, которые подаются на входы анализаторов 8, 9 и 10 блока 4 контроля и через узел 3 блокировки в блок АПЧ 2.В анализатарах 8, 9 и 10 происходит подсчет числа смен полярностей сигнала (фронтов), причем, в анализаторе 8 на периоде ча 1стоты /=2/не кратной /, (/(2/ -- длит тельцость посылки информации или одного биимпульсцого сигнала), в анализаторе 9 - на двух периодах частоты / и в анализаторе (О - на периоде частоты /Анализ производится с учетом закономер 50 15 20 25 Зо 35 40 45 50 55 60 65 ности биимпульсного кодирования, по кото 1рой неискаженный сигнал на интервалеЬдолжен иметь не менее одной и не более двухсмен полярностей, Подсчет смен полярностейвыявляет нарушения...

Номер патента: 515153

Опубликовано: 25.05.1976

Авторы: Кадышев, Лаврентьев, Тимофеев, Шумилов

МПК: G11C 7/00, G11C 8/06

Метки: адресным, блоком, памяти

...предлагаемого устройства.Вход адресного дешифратора 1 соединен с одним из выходов блока 2 местного управления, в выходы подключены к входам формирователей 3 числовых токов, источник питания 4 соединен с одним из входов делителя напряжения 5, другой вход которого подключен к выходу блока местного управления, а выход делителя напряжения соединен с вторыми входами формирователей числовых токов.Устройство для управления адресным блс ком памяти работает следующим образом. Блок 2 местного управления выдает импульс разрешения на дешифратор 1 и управляет делителем напряжения 5 твк, чтобы на его выходе был высокий уровень напряжения. На выходе дешифраторв 1 с номером, соответствующим коду адреса, возникает управляющий сигнал, который...

Номер патента: 1434442

Опубликовано: 30.10.1988

Авторы: Волынец, Гикавый, Мельниченко, Осадчук

МПК: G06F 13/00

Метки: блоками, микропроцессора, периферийными, сопряжения

...момент времени будут готовы передать и принять информацию внутри группы все 16 групп, то только на выходе элемента И 14 группы1 появится отрицательный потенциал совпадения, который закроет все оставшиеся пятнадцать элементов И 14, а также поступит на соответствующие входы источника 12 и приемника 13 информации В группе1. Поэтому только в этой группе информация и;) регистра источника 11 информации будет выставлена по сигналу СТР И на шину 6 данных и по сигналу СТР П записана в регистр приемника 12 информации.Передача и прием информации внутри группы периферийных блоков происходит следующим образом.Условимся, например, что в рассматриваемый момент времени источники и приемники информации в группах 13 с1 и 2, имею 10 15 20 25 30 35 40 45 50...

Номер патента: 608188

Опубликовано: 25.05.1978

Авторы: Андреев, Белима, Гордеева, Юрков

МПК: G08C 19/28

Метки: адресный, блок, системы, телеконтроля

...5 з н 5, ИЛИ предназначеныдля другого соотношения выдачи адресов изпервого и второго формирователей,Для примера на чертеже показано, что четыре. провода припаяно по входу элемента 5 ЗИЛИ и четыре - ко входу элемента 5 ИЛИ.Переключатели 6 6 г служит для выбора тогоили иного соотношения очередности выдачиадресов,Выходные контакты переключателей 61 и 6,соединены с первыми входами элементов 7, и7 г И, а также с.первыми управляющими входами элементов 101 - 1 ОИ - ИЛИ. Элементы7, и 7, И служат для подачи на соответствующий формирователь кода адреса 8или Згсигнала смены адреса, поступающего на второй вход элементов 7и г И с выхода элемента9 задержки.Элемент 9 задержки служит для задержкисигнала смены адреса на время переходныхпроцессов в...

Номер патента: 934834

Опубликовано: 07.02.1985

Авторы: Верховина, Снегирев, Фельдман

МПК: G06F 13/16, G06F 9/50

Метки: блока, магистрали, общего, памяти, подключением

...входом блока арбитража, выход которого соединен со вторым управляющим входом блока управления направлением передачи, второй управляющий выход которого соединен с управляющим входом блока связи, с магистралью общего блока памяти, вторые информационные, управляющие и адресные входы/выходы блоковсвязи с магистралью общего блока памяти всех каналов соединены соответственно и подключены к магистралиобщего блока памяти, которая является второй группой информационных, управляющих и адресных выходов устройства, группы управляющих входов/выходов блоков арбитража каждого канала соединены между собой,Цель достигается также тем, чтоблок арбитража содержит элемент НЕ,элемент .задержки, переключатель, дватриггера, два элемента И, выход первого...