Устройство для асинхронного ввода двоичной информации со стаффингом в цифровой канал

Номер патента: 657634

Опубликовано: 15.04.1979

Авторы: Колыхалов, Оганян, Смирнов, Тихонов

МПК: H04J 3/18

Метки: передачи, положительным, приема, сигналов, стаффингом, цифровых

...сигналов стаффинга, блок б генераторов, блок 7, предназначенный для объединения цифровых сигналов и сигналов стаффинга, на приемной стороне - блок 8 генераторов, приемник 4 49 сигналов стаффинга, элемент Запрет 10, блок разъединения 11 цифровых сигналов и сигналов стаффинга,блок памяти 12, введены на передаю-.щей стороне - элемент И 13, элементИЛИ 14, на приемной стороне - элементИ 15, инвертор 16, триггер 17.Устройство работает следующим образом,Запись информации в блоке памяти 1осуществляется с тактовой частотойобъединяемого цифрового потока, асчитывание - с частотой, превышающейчастоту записи и определяемой блоком6 генераторов. Как только разность фазмежду сигналами записи и считываниядостигнет порогового значения фазового...

Номер патента: 1368922

Опубликовано: 23.01.1988

Авторы: Дрозд, Карпенко, Лацин, Лебедь, Полин

МПК: G11C 29/00

Метки: блок, задержки, информации, самоконтролем, цифровой

...выход контроля устройства как информация о происшедшем сбое. В следующем такте этот же сигнал о сбое через элемент ИЛИ 8 записывается во второй накопитель 10, где осуществляется задержка информации о происшедших сбоях на 1 тактов (где 1=2 причем рд). Сигнал с выхода регистра 11 поступает через элемент ИЛИ 8 снова на вход второго накопителя 10. Таким образом, во втором накопителе 10 постоянно циркулирует по кольцу информация о происшедших в первом накопителе 3 .сбоях в различных ячейках. Предположим, что произошел отказ одной из ячеек памяти первого накопителя 3. Тогда информация о сбое поступает в кольцо, реализованное на втором накопителе 1 О. Через К тактов вновь осуществляется чтение из отказавшей ячейки первого накопителя 3 и...

Номер патента: 1388956

Опубликовано: 15.04.1988

Авторы: Дрозд, Лацин, Малярчук, Панченко, Полин

МПК: G11C 29/00

Метки: блок, задержки, информации, самоконтролем, цифровой

...импульса одновибратора 13 в сумме не должны превышать длительность цикла Чтение.Информация о сбое в считываемом в данный момент слове поступает на выход 18 устройства. Одновременно происходит проверка и, если нужно, исправление адреса в счетчике 7. Исправление осуществляется следующим образом: по переднему фронту синхроимпульсов на входе 16 устройства счетчик 7 увеличивает свой адрес на единицу, по этому же фронту предыдущий адрес переписывается в счетчик 8. Таким образом, счетчик постоянно хранит адрес предыдущего цикла чтение-запись. Г 1 ри появлении сигнала о сбое (1 на выходе блока 6 сравнения) счетчик увеличивает свое состояние на единицу, Если при этом адреса, выдаваемые счетчиками 7 и 8, совпадают, то на выходе блока 9 сравнения...

Номер патента: 1497623

Опубликовано: 30.07.1989

Авторы: Бирман, Короткова, Ледовская, Минц

МПК: G06G 5/00

Метки: блок, памяти, пневматический, систем, цифрового

...элемента 7 со сдвигом (Р), Выход первогоклапана через усилитель 3 мощности По окончании переходных процс ссов в блоке (0,5-1,5 с) дискретный сигнал 1 принимает нулевое значение, клапан 2 размыкается, а клапан 1 замыкается, соединяя выход промежуточного повторителя с входом усили 3 ., 4подключен к выходному каналу блока Р и к глухим камерам элементов Канал сбро а промежуточного повторителя соответствует выходу элемента сравнения, связанному с соплом, Вход промежуточного повторителя канал, подведенный к плюсовой камере элемента сравнения, выход - канал, подведенный к отрицательной камере элемента сравнения, соединенной с соплом, подключенным к каналу питанияБлок памяти работает в одном из двух режимов, определяемом значением...

Номер патента: 355631

Опубликовано: 01.01.1972

Авторы: Алексенко, Глухов, Каль, Макаревич, Мышл

МПК: G06F 7/64

Метки: блок, дифференциального, решающий, цифрового

...напряжении Ь, на входе управления 2 коммутатор 12 пропускает на вход сумматора 13 информацию непосредственно с выхода схемы 8, а,при напряжении с 1, - эту же информацию, задержанную на один такт элементом задержки 11, Схема 14 осуществляет стирание начального импульса числа, поступающего с выхода сумматора 13 на выход 1 б субсистемы,Вторая специальная субсистема построена на основе логического блока масштабного интегратора, в состав которого входят схемы 25 восстановления знака остатка интеграла, множительное устройство 28, сумматор для полного остатка интеграла 27 и схемы 30 выделения приращения интеграла. В этот блок введены дополнительные схемы: сумматор 2 б, схема 29 блокировки передачи знака числа и выходной коммутатор 31, а схема...