Устройство для передачи и приема цифровых сигналов с положительным стаффингом

О П И СА,.Ц"Е ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(23) Приоритет 1 0 арствеииый мит СССРедам изобретеиии открытий УДК 621. 376(088.8) иковано 150479 Бюллетень И Дата опубликован писании 15,04.7 2) АвторыИЗОбрЕтЕНИя Л.Д. Колыхалов, Л.Н. Оганян,и Б.Н. Тихонов ирн 4) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И СИГНАЛОВ С ПОЛОЖИТЕЛЬНЫМ ИЕМА ЦИФРОВЫХТАФФИНГОМ коИзобретение относится к технике электросвязи и может быть использовано в многоканальных системах электросвязи с временным делением каналов.Известно устройство для передачи и приема цифровых сигналов с положительным стаффингом в многоканальных системах связи с временным разделением каналов, содержащее на передающей стороне блок памяти, вход Считывание которого соединен с выходом элемента Запретф, торый подключен к одному входу фазового детектора, другой вход которого соединен с входом Запись 15 блока памяти, выход последнего подключен к первым входам ключа и блока формирования сигналов стаффинга выход которого подключен к второму входу ключа, выход которого подключен ф к первому входу элемента Запрет, к второму входу которого подключен выход блока генераторов, второй выход которого подключен к соответствующему входу блока объединения цифровых сиг" 5 налов и сигналов стаффинга, другой соответствующий вход которого соединен с выходом блока формирования сигналов стаффинга, второй вход кото рого соединен с выходом блока генера О торов, на приемной стороне - последовательно соединенные блок генераторов, приемник сигналов стаффинга, элемент Запрет, другой вход которого соединен с другим выходом блока генераторов, вход которого соединен с одним из выходов блока разъединения цифровых сигналов и сигналов стаффинга, другой выход которого подключен к другому входу приемника сигналов стаффинга, выход элемента Запрет подключен к запрещающему входу блока памяти., информационный вход которого соединен с третьим выходом блока разъединения цифровых сигналов и сигналов стаффинга 1) .Однако это устройство характеризуется недостаточной пропускной способностью каналов.Целью изобретения является повышение пропускной способности каналов путем повышения скорости передачи цифровых сигналов с положительным стаффингом.Для этого в устройство для передачи и приема цифровых сигналов с положительным стаффингом в многоканальных системах связи с временным разделением каналов, содержащее на передающей стороне блок памяти, вход65763Считывание которого соединен с выходсм элемента Запрет, который подключен к одному входу фазового детектора, другой вход которого соединен с входом Запись блока памяти, выхоц последнего подключен к первым входам ключа и блока Формирования сигна лов стаффинга, выход которого подключен к второму входу ключа, выход которого подключен к первому входу элемента Запрет, к второму входу которого поцключен выход блока гене О раторов, второй выход которого подключен к соответствующему входу блока объединения цифровых сигналов и сигналов стаффинга, другой соответствующий вход которого соединен с выходом блока формирования сигналов стаффинга, второй вход которого соединен с выходом блока генераторов, на приемной стороне - последовательно соединенные блок генераторов, приемни 0 сигналов стаффинга, элемент Запрет, другой вход которого соединен с другим выходом блока генераторов, вход которого соединен с одним из выходов блока разъединения цифровых сигналов и сигналов стаффинга, другой выход которого подключен к другому входу приемника сигналов стаффинга, выход элемента Запрет подключен к запрещающему входу блока памяти, информационный вход которого соединен с третьим выходом блока разъединения цифровых сигналов и сигналов стаффинга, введены на передающей стороне элементы И и ИЛИ, на приемной стороне - элемент И, инвертор и 35 триггер, при этом на передающей стороне выход ключа поцключен к одному из входов элемента И, выход которого подключен к одному из входов элемента ИЛИ, другой вход которого соединен 40 с выходом блока памяти, а выход элемента ИЛИ подключен к соответствующему входу блока объединения цифровых сигналов и сигналов стаффинга, на приемной стороне информационный вход блока памяти объединен с одним из входов элемента И, другой вход которого соединен с выходом элемента Запрет, выход элемента И подключен к одному из входов триггера и к входу инвертора, выход, которого подключен к другому входу триггера.На чертеже приведена структурнаяэлектрическая схема предложенного устройства.устройство для передачи и приема цифровых сигналов с положительным стаффингом в многоканальных системах связи с временным разделением каналов содержит на передающей стороне блок памяти 1, элемент Запрет 2, фаза вый детектор 3, ключ 4, блок 5 для Формирования сигналов стаффинга, блок б генераторов, блок 7, предназначенный для объединения цифровых сигналов и сигналов стаффинга, на приемной стороне - блок 8 генераторов, приемник 4 49 сигналов стаффинга, элемент Запрет 10, блок разъединения 11 цифровых сигналов и сигналов стаффинга,блок памяти 12, введены на передаю-.щей стороне - элемент И 13, элементИЛИ 14, на приемной стороне - элементИ 15, инвертор 16, триггер 17.Устройство работает следующим образом,Запись информации в блоке памяти 1осуществляется с тактовой частотойобъединяемого цифрового потока, асчитывание - с частотой, превышающейчастоту записи и определяемой блоком6 генераторов. Как только разность фазмежду сигналами записи и считываниядостигнет порогового значения фазового детектора 3, на один вход ключа 4 с выхода Фазового детектора 3 подается сигнал. На второй вход ключа4 поступает сигнал с выхода блока5 в моменты, определенные структуройобъединенного цикла передачи, послечего с выхода ключа 4 на элементЗапрет" 2 поступает сигнал запрета, вследствие чего будет пропущенодин такт считывания из блока памяти1, так как в объединенном цикле передачи появится балластная вставка.Для обнаружения и устранения балластных вставок при разъединении цифровыхпотоков из блока 5 по каналу управления стаффингом в приемник 9 передаются сигналы о наличии балластныхвставок, В связи с тем, что в устройстве на тактовые позиции введенысимволы дополнительной информации,то они поступают на вход элементаИ 13. На второй вход элемента И 13будет подаваться стробирующая импульсная последовательность с выхода ключа 4. Таким образом с помощью элемента И 13 осуществляется ввод дополнительной информации способомналожения. Дополнительная дискретная информация с выхода элемента И 13через элемент ИЛИ 14 будет введенана тактовые позиции балластных вставок и через блок объединения 7 будетпередана по линейному тракту в блокразъединения 11 приемной части.Из блока разъединения 11 цифровойпоток поступает в блок памяти 12. Вмоменты прихода балластных вставокс выхода приемника 9 на элемент Запрет 10 поступает сигнал, запрещающий импульс записи от блока 8 наблок памяти 1. Одновременно с выходаприемника 9 на .элемент И 15 будет передан сигнал, по которому символ дополнительной информации через элементИ 15 будет поступать на один из раздельных входов триггера 17. На второй разцельный вход триггера 17 подается последовательность инверсныхсимволов от инвертора 16. На выходетриггера 17 формируется огибающая па-чек импульсов, соответствующая символам дополнительной дискретной инФормации на входе элемента И 13.- :1 3Ю Составитель Л. КаграманонаРедактор А. Зиньконский , Тсхред М.Петко Корректор М. к Подписное 59НИИПИ ГосУДаР по делам изо 13035, Москва Заказ 1 Тиражнногоений35, Р комитет а открытийцискя ча 4 вал ППП Патент, г. Ужгород, ул, Проектная, 4 Таким образом в предложенном устройстве на балластных тактовых позициях передается дополнительная дискретная информация, что повышает эффективность использования цифрового линейного тракта,5 Формула изобретенияУстройство для передачи и приема цифровых сигналов с положительным стаффингом в многоканальных системах связи с временным разделением каналов, содержащее на передающей стороне блок памяти, вход Считывание которого соединен с выходом элемента Запрет, который подключен к одному входу фазового детектора, другой вход которого соединен с входом Запись блока памяти, выход последнего подключен к первым входам ключа и блока формирования сигналов стаффинга, выход которого подключен к второму входу ключа, вы ход которого подключен к первому входу элемента Запрет, к второму входу которого подключен выход блока генераторов, второй выход которого подключен к соответствующему входу 25 блока объединения цифровых сигналов и сигналов стаффинга, другой соответствующий вход которого соединен с выходом блока формирования сигналон стаффинга, второй вход которого соединен с выходом блока генераторов, на приемной стороне - последовательно соединенные блок генераторов, приемник сигналов стаффинга, элемент Запрет, другой вход которого соединен с другим выходом блока генераторов, вход которого соединен с одним из выходов блока разъединения цифровых сигналов и сигналов стаффинга, другой выход которого подключен к другому входу приемника сигналов стаффинга, выход элемента Запрет подключен к запрещающему входу блока памяти, информационный вход которого соединен с третьим выходом блока разъединения цифровых сигналов и сигналов стаффинга, отличающееся тем, что, с целью повышения пропускной способности каналов путем повышения скорости передачи цифровых сигналов с положительным стаффингом, введены на передающей стороне элементы И и ИЛИ, иа приемной стороне - элемент и, инвертор и триггер, при этом на передающей стороне выход ключа подключен к одному из входов элемента И, выход которого подключен к одному из входов элемента ИЛИ, другой вход которого соединен с выходом блока памяти, а выход элемента ИЛИ подключен к соответствующему входу блока объединения цифровых сигналов и сигналов стаффинга, на приемной стороне информационный вход блока памяти объединен с одним из входов элемента И, другой вход которого соединен с выходом элемента Запрет, выход элемента И подключен к одному из входов триггера и к входу инвертора, ныход которого подключен к другому входу триггера,Источники информации, принятые но внимание при экспертизе1. Патент СШЛ Р 3136861, кл. 179-15, 1964, Дйеииа,е у 7 елцид