Логическая схема или-и-не

1 1474 Ю 9 Со 1 оз Советсккк Социалистических Республик(22) Заяв тена присоединением заявки Государственный комитет Совета Министров СССР по делам изобретенийн открытий(72) Авторыизобретен и В. Е. Мельник и С. С. Слива аганрогский радиотехнический институт1) Заявител 54) ЛОГИЧЕСКАЯ СХЕМА ИЛИ - И - НЕ Вхол - Е 1 об ложител на входь вход б р од 8 (ф ссвпален ные диоды 1, рез азуют схему сба 1 ьных) сигналов, 18, 4, 5 схемы, П асширителя диод иг, 2) расширите ия лл 51 11 оложитсл 1 стор 2 и источник поп единичных (по- которые поступают ри подключении на 7 схемы Р 1 ХО и диля ооразуют схему ьных 0111 налов. яла и ом -2 диолного ра - ах 22, 8, рсзи 2 б полаются лключается ко Изобретение может быть использовано для построения вычислительных машкин и дискретных устройст 1 в авто 1 мат 1 и 1 ки.Известна логическая схема ИЛИ - И - НЕ, содержащая туннельно-транзисторный 5 триггер, дополнительный триггер на туннельном диоде и резисторе, диод с накоплением заряда, один вывод которого соединен с выходом двухступенчатой диодной схемы ИЛИ - И, а другой вывод через, разделительный диод под ключен к источнику синхраттизирующих импульсов.С целью повьошвн 1 ия быстродействия, надежности работы и экономич 1 ности в преллагаемую логическую схему ИЛИ - И - НЕ 15 дополнительно введен второй диод с накоплением заряда, причем выход двухступенчатой диодной схемы ИЛИ - И подключен ко входу туннельно-транзисторного триггера через туннельный диод дополнительного 20 триггера, а второй диод с накоплением заряда подключен одноименным полюсом к общей точке 1 первого диода с накоплением зарразделительного диода, а вторым полюск общей шине, 5На фиг. 1 показана схема ИЛИ - И - НЕР 11 чО; на фиг. 2 показана диодная схема, которая подключается на вход основной схемы ИЛИ - И - НЕ для расширения ее логических возможностей. 30 Диод 9 с накаплением заряда, резистор 10, обеспечивающий ток прямого смещения ДНЗ, и разлел 1 ительный диод 11, через который подаются отрицательные импульсы установю 1, образуют лиолный усилитель тока.Триггер на туннельном лполс 12 и резисторе 18, а также лиол 14 с накоплением заряда служат лля повышения помехозащищенности надежности работы схемы.Резисторы 15 и 1 б, тупнельный диод 17 и транзистор 18 составляют бистабильный тун,нельно-транзисторный триггер логической схемы.Резистор 19 и транзистор 20 обеспечивают сброс этого триггера в нуль. Выход 21 туннельно-транзистарного триггера является выходом логической схемы.На фиг. 2 приведена схемаширителя, построенного на диодсторе 28. На выходы 24, 25 ивходные сигналы, выход 27 по,входу 4 схемы Р 1 МО5 10 15 20 25 30 35 40 45 50 55 60 65 Схема 11 ЛИ - И - НЕ Р 1 О работаетследующим образом,Входные сигналы со схем Р 1 ХО поступают на входы 3 - 5 и принимают два уровня:нулевой и единичный.В полутакте сброса в нуль управляющих( предыдущих) схем примерно в течение четверти такта чсрсз диод 9 протекает прямойток 1,р, который производит накопление заряда в базе диода 9, Если в следующем полутакте на вход схемы поступает единичныйобогнал, запрещающий накопление заряда, топпмеющийся заряд в базе, диода 9 оказываетсялипцним и в течение этого полутакта долженбыть раососан. Ооратное смещение, а соответстве 11 но и рассасывающий ток для диода9 обеспечивает триггер туннельного диода 12,находящийся в этом полутакте в высоковольтном состоя,ни и. Ток смещения туннельногодиода 12 и рассасывающий ток диода 9 задаются резппстором 13. Ток, задаваемый резистором 10, в этом полутакте протекает через диод 14, производя накопление заряда неравновесных носителей в его базе. Поступающий вконнице этого полутакта через диод 11 отрицательный импульс вызывает протекание большого обратного тока через диод 14,База диода 9 к этому моменту оказывается уже очищенной от заряда помехи, при этомпоявление отрицательного импульса в точкеА госле заиирания диода 14 не вызывает протекания тока через диод 9 на туннельномдиоде 17. Такое двойное рассасывание зарядапомехи в базе диода 9 обеспечивает высокуюпомехоустойчивость предлагаемой схемы инвертирования.Накопленный в предыдущей четверти такта заряд суммируется с зарядом, накопленным в диоде 9 в следующем полутакте, еслина входы схемы поступают нулевые сигналы.Таким образом, полезный накопленный3заряд равен - Я, = - ,1, Т, что увеличивает коэффициент усиления диодного усилителяи повышает экономичность схемы.Рассмотрим работу схемы Р 1 КО.В начале каждого такта па базу транзистора 20 поступает положительный импульссброса. Эмиттерный ток этого транзистор ачерез резистор 19 устанавливает туннельныйдиод 17 в н изковольтное состоя ни е,В течение последней четверти предыдущегопериода через диод 9 протекает прямой ток,котсрый приводит к накоплению заряда Яо==-Т 1,р. Если теперь в первом полутакте хотя бы на один из входов 3 - 5 поступает единичный (положительный) уровень, то соответспвуюший входной диод 1 открыт, и в негопереключается ток стока - Е, (резистор 13).Диод 7 закрывается, что приводит к перепплюченшо триггера на туннельном диоде 12в высоковольтное состояние, поскольку суммарный ток, проходящий через резисторы 13и 10, выбирается ббльшим пппкового тока туннельного диода 12. Появление положительно го напряжения в точке Б приводит к обратному смещению диода 9 и переключению тона истока +Е (резистор 10) в диод 14. Поскольку в базе дпюда 9 накоплен заряд Яо, то обратное смешение вызывает протекание через него обратного тока 1; , который и должен рассосать заряд Оо в течение этого полупериода. При этом как ток, поддерживающий туннельный диод 12 в высоковольтном состоянии, так и обратный рассеивающий ток диода 9 1, обеспечивается токовым истоком + Е, (резистор 13).Таким образом, к концу первого полутакта (наличие входного сивнала) заряд Я, в базе диода 9 практически полностью рассасывается, а в базе, диода 14 накаливается зарядТЯо = - 1.,р.2Поступающий в начале второго полутакта через диод 11 отрицательный импульс вызывает протекание через диод 14 большого обратного тока. Этот процесс также обеспечивает более полное очищение базы диода 9 от заряда, если все-таки оказывается, что к концу первого полутакта в базе диода 9 остается некоторая часть заряда Яо.В результате появившийся после запирания диода 14 отрицательный импульс в точке А не вызывает протекание тока через диод 9 на туннельно-транзисторный триггер, который остается в нулевом состоянии.Поскольку во втором полутакте единичный сигнал исчезает (предыдущие схемы установлены в нуль), то все входные диоды оказываются закрытыми, и отрицательный ток стока - Е, (резистор 2), переключаясь в диод 7, устанавливает триггер на туннельном диоде 12 в низковольтное состояние. В результате этого после окончания отрицательного импульса, подаваемого в точку А, в последней четверти первого такта через диод 9 протекает ток прямого смещения, который к концу первого такта обеспечивает накопление заряда Я,. Но поскольку во втором такте на вход схемы поступает нулевой сигнал, и, следовательно, ток стока - Е, (резистор 2) через диод 7 удерживает туннельный диод 12 в низковольтном состоянии, то ток 1 р протекает через диод 9 в течение первой половины второго такта, что обеспечивает накопление заряда неравновесных наносителей в базе диода 9, равного3 Я =Яо+Я О=11 пр Ток, проходящий через диод 14, отсутствует и заряд в его базе не накапливается. Это достигается обеспечением небольшого отрицательного потенциала в точке Б (порядка 0,2 -- 0,3) с регулировкой тока стока - Е, (резистор 2). Поступающий в начале второго полутакта через диод 11 отрицательный импульс установки, рассасывая заряд Я вызывает протекание большого обратного тока че474109 фиг. Составитель И азино роно рретоггеда;"- Т нова ехред Т. ггг гг игг акал ",49,181тгнгтИП 14 Тираж 902 Совета Мииист и открытий наб., д. 4/5 Изд 1 о 1529 ударственного комитета по делам изобретений Москва, Ж, РаугпскаггодпггсггоеСССР ип. Харьк. фил. пред, Патент рсз диод 9 и туннельный диод 12 нз туггельпом диоде 17, в результате чего последний переключается в едгиничное состояние, В этом состоянии туннельно-тгр а из:г стор н ыи триггер находится в течение второй половины второго такта и в нуль возвращается очередным импульсом сброса в начале третьего такта. В третьем такте на вход поступает сигнал, и схема работает так же, как,и в первом такте, т. е. ток 1,р протекает не через диод 9, а через диод 14, импульс установки не проходит на туннельный диод 17, который остается в нулевом состояоии. Пиковый ток туннельного диода 12 равен или меньше 1,р.,Величина тока, задаваемого резистором 13, должна составлять примерно 0,5 1,р, Величина тока, задаваемая резистором 2, ограничена в основном снизу, т. е. она должна быть не меньше 1,р. Избыточный отрицательный ток, который возникает при подключении диодных расщгирителей на вход 6, протекает через туннельный диод 12, имеющий малое согротивление при обратном оме- ЩДЧЧ 1Предмет изобретенияЛогическая схема ИЛИ - И - НЕ, содержащая туннельно-транзистогрный триггер, дополнительный триггер на туннельном диоде и резисторе, диод с накоплением заряда, один вывод которого соединен с выходом двухступенчатой дгиодной схемы ИЛИ - И, а другой вывод через разделительный диод подключен к источнику синхронизирующих импульсов, отличающаяся тем, что, с целью повышегния быстродействия, надежгности работы и экономичности в нее дополнительно введен второй диод с накоплением заряда, причем выход двухступенчатой диодной схемы ИЛИ - И подключен ко входу туннельно-транзисторного триггера через туннельный диод дополнительного триггера, а второй диод с накоплением заряда подключен одноименным полюсом к общей точке первого диода с накоплением заряда и разделительного диода, а вторым полюсом - к общей шипе.