Линейный интерполятор

ОПИСАНИЕг 1 ц 47 О 792 Союз Советских Социалистических Республик(22) Заявлено 12.07,(1 (21) 1675727/18-24 51) М. Кл. 6 05 Ь 19/18 присоединением заявкиГосударственный кокит Совета Министров ССС по делак изобретенийи открытий(53) 72) Авторы изобретени вленко и В. И. Сигало уравлев, Ю ологический институт легкой промышленност Заявитель евскии ЛИНЕЙНЫЙ ИНТЕРПОЛЯТО 2 ры 10 П го сумма р 14, т зпадсцця ения 17 -1, схсу ора схс 15 16 логи 20 капа Изобретение относится к области автоматизации управления контурным перемещением рабочих органов станков и предназначено 1 ля использования в цифровых системах программного управления. 5Известны линейные интерполяторы, содержащие логический блок выдачи командных импульсов. Недостатком известных устройств является сложность аппаратурной реализации при их использовании для мцогокоордицатцой 10 обработки.Отличие описываемого устройства состоит в том, что оно содержит динамический рсгистр, блок сопровождения динамического регистра и одноразрядный счетчик, выход которого сое динен со входами динамического регистра ц логического блока, а выходы динамического регистра и блока сопровождения динамического регистра соединены с соответствующими входами одноразрядного счетчика и логичес кого блока.Это позволяет упростить устройство прц многокоординатной обработке.На чертеже показана функциональная схсма линейного интерполятора, который содср жит динамический регистр 1, одноразрядный счетчик 2, логический блок 3, блок 4 сопровокдения динамцчсского регистра, генератор импульсов 5, счетчик импульсов 6, дсцифр 11- тор 7, схему совпадения 8 блока сопровождс- ЗО ния, полусумматор 9, трцгг совпадения 12 одноразрядно му разделения 13, цнверто логического блока, схему с ческого блока, схемы совп лов интерполирования. Устрос 1 во раоотст слс;1 ующцм обрзом.Перед цчалом ццтсрполцроца Пя п дццмцчсскцй регистр 1 зпцсывется ццфорз 11 цп 5 о прцращсцц 5 х по 1:,аж.1 Ом 5 кап 1,м 11 цтср 1 О. лцровашгя ц об исходном состояццц счстчцк регистра, котор 1 з 1 соотвстствОт п 1,1 П во цсс раз.51 дах. Дцц 11 з 1 цОсип регистр цз 1 сст 1 р 11- рядов, а каждый разряд содержит (и) единиц двоичной цнформа 1 шц, где и - числ каналов интерполирования. В нулевом кацапе первого разряд храцптся состояние младшего разряда счетчпка, в первом кцле - состояние старшего разряда приращения этого капала, во втором - ссстоянце старшего разряд 1;риращенця второго канала и т. д. В остальных разрядах регистра информцця располагается аналогично.Частота слсдовцця пмп ьсОв, Гсцсрцре мых генератором 5, равна частоте, с которой происходит сдвиг ццформац.и ц л;мпчсском регистре 1. Счс 1 шк 6 состоит пз двух частсц: младшей, с коэффициентом перес ста (111+1) и старшей, с коэрфцццсцтом пересчета и, рв470792 жимое триггера 11, хранящего значение переноса, переписывается в триггер 10. Описанный выше процесс повторяется и в динамическом регистре 1 к состоянию счетчика будет добав лена следующая единица. Так продолжаетсядо полного заполнения счетчика, что является признаком конца интерполирования.Дешифратор 7 и триггер 15 управляют распределением импульсов приращений по соот ветствующим каналам через схемы совпадения 17 - 20,П р едм ет и зоб ретен и я Линейный интерполятор, содержащий логический блок выдачи командных импульсов, отличающийся тем, что, с целью упрощения устройства при многокоординатной об работке, он содержит динамический регистр,блок сопровождения динамического регистра и одноразрядный счетчик, выход которого соединен со входами динамического регистра и логического блока, а выходы динамического 25 регистра и блока сопровождения динамического регистра соединены с соответствующими входами одноразрядного счетчика и логического блока. 79 18 17 20 Составитель В, Казаков Редактор Б. Нанкина Техред Е. ПодурушинаКорректор О. Тюрина т 210тт 7 1 2 7 0 тт 71 210 тт 71 2 70 -:- 7-ф + Разряд и Радряд 1 Разрядг Разряд 1 Типография, пр. Сапунова, 2 ным максимальному числу разрядов в величине приращения по каждому каналу.В процессе интерполирования информация о приращениях, записанная в динамическом регистре 1, не изменяется, а содержимое части, относящейся к счетчику, каждый раз после полного оборота информации в динамическом регистре увеличивается на единицу. В момент, определяющийся нулями во всех разрядах счетчика б, открывается схема со- падения 8, и триггер 10 через схему разделения 13 устанавливается в состояние . В результате выдачи из динамического регистра 1 нулевого канала первого разряда на вход полусумматора 9, значение первого разряда счетчика динамического регистра увеличивается на единицу. Это значение подается на вход блока 1, а значение переноса запоминается триггером 11. При сбросе триггера 10 в О выход счетчика 2 повторяет уровни, поступающие на вход последнего из динамического регистра, Таким образом обеспечивается рециркуляция информации о приращениях, отрабатываемых по всем координатам.В момент, когда младшая часть счетчика 6 окажется в нулевом состоянии, что вызывает появление единичного уровня на выходе дешифратора 7, связанного со схемой 8, содерЗаказ 1968/13 Изд.1448Тираж 869 ПодписноеЦНИИПИ Государственного комитетаСовета Министров СССРпо делам изобретений и открытийМосква, Ж,Раушская наб., д. 4/5