Парафазный д-триггер

Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗ.Х 11.1971 ( 1728278/26 Ч. Кл. Н 031 т. 3/286 аявлец присоединением заявкириоритет Гасударственный камите 1 Совета Министрав СССР по делам изобретений и открытииано 28,7111.1973. Бюллетень35 Опублик ДК 681,326.34 (088 Дата опубликования описания 7.1.1974 Авторыизобретения Б. М, Мансуров, В, И, Горячев, Р. Г, Талибов и М, М. Жеребцова вител ПАРАФАЗНЬ 1 й Д-ТРИГГЕР 1,ль,и2рацзисторов соединены соотвторым входом двувходовой - НЕ и с информационным блокирующего ветствевио со схемы И:1 И Изобретение относится к области цифровой вычислительной техники и предназначено для построения управляющих вычислительных систем,Известен парафазцый Д-триггер ца МОП- транзисторах с дополнительной симметрией, содержащей ицверторы, вецтцльные МОП- транзисторы и тактирующий и информационный входы триггера.Однако известный триггер содержит большее число транзисторов и имеет двупроводцый режим записи информации.Прсдлагаемос устройство отличается от известного тем, что первое плечо триггера выполцецо ца двувходовой схеме ИЛИ - НЕ, -ко входам которой подключецы вецтильцые транзисторы с дополцительцыми блокирующими транзисторами, а второе плечо триггера гыполцецо ца и верторе, вход которого цепосредствеццо связан с первым плечом, причем истоки доцолцитсльцых блокирующих трацзцсторов заземлены, исток первого вецтильцого транзистора соедицец со вторым плечом триггера, стоки и затворы первых вецтильцого и дополнительного блокирующего транзисторов соедицеиы соответственно с первым вхолом двувхоловой схемы ИЛИ - НЕ и с истоком второго вентильного транзистора и с тактпруощим входом триггера, а стоки и затворы вторых вецтильцого и дополнительного входом триггера.5 Сущность предложенного устройства поясняется чертежом.Первое плечо Я триггера выполнено на двувходовой схеме ИЛИ - НЕ, ко входам которой подключены вецтильцые трацзисторы р типа 1 и 2, имеющие двустороцшою проводимость, с дополццтельцыми блокирующими транзисторами, и-типа 3 и 4, а второе плечо г 1 выполнено ца ццвсрторе (трацзистор р-типа 5 и транзистор гг-типа 6), вход которого непо средствсццо связан с первым плечом.Истоки дополнительных блокирующих транзисторов 3 ц -1 заземлены, а исток первого вецтильцого трацзцстора 1 соединен со вторым плечом триггера. Стоки и затворы вторых 20 вецтцльцого 2 и дополнительного блокирующего 1 транзисторов соединены со вторым входом схемы ИЛИ - 1-1 Е (объелицеццые затворы транзисторов р-типа 7 и транзистора гг-типа 8), а их затворы объсдипецы, образуя 25 ицормациовцый вход Д триггера. Затворыпервых всктил ного 1 и дополнительного блокирующего 3 транзисторов соединены с первым входом схемы ИЛИ - НЕ (объедицеццые затворы транзистора р-типа 9 и трацзи стара и-типа 10), а их затворы соединены с395971 Составитель А. Кузне Техрсд 3. Тараненко актор О. Степин ректор Л. Царькова аказ 3605/12ЦНИИПИ Изд, Хв 919 сударственного по делам кз Москва, Ж.35Тираж 780комитета Совета Министрстений и открытийРаушская наб., д. 45 ПодписноСССР Типография, пр. Сапунова,истоком второго вентнльного транзистора 7, образуя тактирующий вход Т триггера. Тактировацие проводится импульсами положительной полярности - логической 1.Рассмотрим работу триггера в режиме записи информации.Для записи состояния Я= 1 на входах Дтриггера должен быть подан уровень 1. При поступлении Т= 1 транзистор 1 закроется, а транзистор 3 откроется, что приведет к запиранию транзистора 10 и открыванию транзистора 9 схемы ИЛИ - НЕ.Поскольку на входе Д уровень 1, то транзистор 2 не откроется, но будет открыт транзистор 4, что обеспечивает запирание транзистора 8 и открывание транзистора 7. В результате открытые транзисторы 9 и 7 обеспечивают Я= 1 и соответственно на выходе инвертора Я=О, После окончания действия тактирующего импульса Т=О закрывается по стоку транзистор 2 и открывается по затвору транзистор 1. Однако смены состояния триггера не происходит, так как на стоке транзистора 1 действует уровень 0 с выхода инвертора.Транзисторы 10 и 8 остаются закрытыми, а "транзисторы 9 и 7 открыты и Я=1 (Я=О).Для записи состояния Я=О на вход Д должен быть подан уровень 0. При Т=1 откроются транзисторы 8 и 2 и закроется трап.зистор 1, Уровень 1 через открытый транзистор 2 поступит на затворы транзисторов 8 и 7, в результате чего откроется транзистор 8 и закроется транзистор 7. Уровень на выходе плеча Я будет соответствовать 0, а на выходе Я соответствовать 1. После отключения тактового импульса (Т=О) состояние триггера це изменится, так как откроется вентильный транзистор 1 и уровень 1 с выхода Я поступит на затвор транзистора 10. Открытый транзистор 10 подтверждает состояние триггера Я=-О.Таким образом, предлагаемая схема посравнению с прототипом содержит на 6 транзисторов меньше и обеспечивает запись информации по одному каналу (вход Д).10Предмет изобретенияПарафазный Д-триггер на МОП-транзисторах с дополнительной симметрией, содержащий инверторы, вентильные МОП-транзисторы и тактирующий и информационный входы триггера, отличающийся тем, что, с целью упрощения схемы, первое плечо триггера выполнено на двувходовой схеме ИЛИ - НЕ, ко входам которой подключены вентильные транзисторы с дополнительными блокирующими транзисторами, а второе плечо триггера выполнено на инверторе, вход которого непосредственно связан с первым плечом, причем истоки дополнительных блокирующих транзисторов заземлены, исток первого вентильного транзистора соединен со вторым плечом триггера, стоки затворы первых вентильного и дополнительного блокирующего транзисторов соединены соответственно с первым входом двувходовой схемы ИЛИ - НЕ и с истоком второго вентильного транзистора и с тактирующим входом триггера, а стоки и затворы вторых вентильного и дополнительного блокирующего транзисторов соединены соответственно со вторым входом двувходовой схемь ИЛИ - НЕ и с информационным входо 1 триггера.