Пневматическое вычислительное устройство

Номер патента: 1264187

Опубликовано: 15.10.1986

Авторы: Мовчан, Носов, Рыбочкин

МПК: G06F 11/26

Метки: блоков, отображения

...по адресным входам этой микросхемы ца выходе М магистрального элемента устанавливается единичный уровень. Как только кнопка начальной установки клавиатуры 38 будет отжата, первый импульс с выхода генератора 28 импульсов, который может ыдавать импульсы как одицочные,так и с опре-деленной скоростью, поступивший на сицхронизирующий вход 0 -триггера 43, переводит его в низкий нулевой уровень, который затем через магистралыщй элемент 44 на выходе М ус 13 тацавливает низкий нулевой уровень. Т(ак только ца вход Ммагистрального элемента 44 поступает низкий цулевойг уровень (ца этом входе после нажатия начальной установки клавиатуры 38 был высокий единичный уровень), по адресным входам происходит перезапись цизкого нулевого уровня на...

Номер патента: 1315984

Опубликовано: 07.06.1987

Авторы: Ланда, Палагин, Сигалов, Скринник

МПК: G06F 11/28

Метки: блоков, отладки, программно-аппаратных

...внутренних шин устройстваотладки на шины управляющей микроЭВМ через блок элементов И 28 припрямом доступе отлаживаемой микроЭВМк памяти управляющей микроЭВМ и при.чтении информации из отлаживаемоймикроЭВМ. Узлы реализуют следующиелогические выражения:элемент 2 И-ИЛИ 30 у (х Лх )Ъ(х л х),няется на противоположное, так как в соответствии с выражениями (3) и (5) блок элементов И 35 блокируется, а блок элементов И 39 стробируется. Сигналы с информационных шин отлаживаемой микроЭВМ через блок элементов И 39 поступают на внутренние шины 117 данных, а оттуда через блок элементов И 28, который стробируется в соответствии с выражением (1), поступают на информационные шины управляющей микроЭВМ через входную шину данных. Таким образом, информация...

Номер патента: 1464164

Опубликовано: 07.03.1989

Авторы: Корниец, Кулик, Рахов

МПК: G06F 12/00, G06F 15/173

Метки: адресации, блока, памяти, содержанию

...1, 2, 4 - 7. Легко убедиться, что с вершиной 3 нет связанных вершин.В запоминающем устройстве 9 блока памяти логических векторов известным способом записаны п и-разрядных векторов. Чтобы адрес ячейки можно было использовать в качестве ассоциативного признака вектора вершины, при записи должно соблюдаться соответствие номера ячейки номеру вершины графа.Подается сигнал "Начальная установка" по линии 5 и код вектора вершины, для которой устанавливаются связанные с ней вершины по шине 4. Сигчалом "Начальная установка" приводятся в исходное состояние узлы блока анализа связности вершин графа и запускается генератор (цепи установки исходного состояния не показаны). Этим же сигналом через элемент сИЛИ 16 выполняется чтение из запоминающего...

Номер патента: 1510014

Опубликовано: 23.09.1989

Авторы: Андреева, Бородин, Василькевич

МПК: G11C 29/00

Метки: блоках, доступом, коррекции, ошибок, памяти, последовательным

...коде, которая за -писывается в то или иное внешнее ЗУ.В зависимости от быстродействия внешнего ЗУ должна быть выбрана частотаимпульсов на входе 19,Режим декодирования включает дв 1 а этапа.На первом этапе осуществляешься прием информации в буферный блок 4 памяти и обнаружение ошибок в бло - ке 1. На вход 24 подается управляющий сигнал, открывающий коммутатор 14 на передачу информации в буферный блок 4 памяти из регистра 15, шинный формирователь 9 на передачу информации из буферного блока 4 памяти через блок 8 коррекции на выходы 25. На вход 22 подают сигнал управления записью в буферный блок 4 памяти. На вход 17 от внешнего ЗУ в последовательном коде поступает ин, формация, сопровождаемая синхросигналами по входу 19. После каждого вось...

Номер патента: 1748155

Опубликовано: 15.07.1992

Авторы: Байда, Литвиненко, Середа, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/18, H05K 10/00

Метки: блоков, резервируемых, реконфигурации

...33 - счетчик с коэффициентом пересчета Н. 34 -элемент задержки, остальные обозначения соответствуют обозначениям фиг. 1.Блок синхронизации, пример реализации которого изображен на фиг, 3, должен формировать две импульсные последова- тельности(фиг, 2), подаваемые на первый 30 и второй 31 входы синхронизации устройства,Устройство работает следующим образом.В исходном состоянии все резервируемые блоки исправны, и, допустим, на их выходах находятся одни нули, все счетчики сбоев 13-16 нЪходятся в нулевом состоянии, в регистре данных б также записаны одни нули. Так как данные на выходах всех блоков 1-4 совпадают, то на выходах, всех шести 7-12 элементов сравнения будут ну.- ли, следовательно, на все входы всех элементов ИЛИ поступают...