Устройство для получения двух несовл1естимых случайных илпульсных последовательностей

Номер патента: 907586

Опубликовано: 23.02.1982

Авторы: Карягин, Рябцев

МПК: G11C 29/00

Метки: блоков, интегральных, оперативной, памяти

...блок 2формирует двоичный код адреса, преобразование которого осуществляют сумматоры 7 по35модулю два путем поразрядного сложения лвоичного кода адреса со сдвинутым вправо наодин разряд зиачением данного кода. Такимобразом получается преобразованный кол (и - 1)разрядов адреса, причем код старшего и-го49разряда адреса принимает значение нуль, ллячего вход элемента НЕРАВНОЗНАЧНОСТЬ 1 Осоединен с шивой нулевого потенциала,Преобразованный код адреса через элементы НЕРАВНОЗНАЧНОСТЬ 9 и 10 поступа.ет иа адресные входы проверяемого иптеграль фного блока 5 оперативной памяти.Формирование контрольных данных осуществляется формирователем 3 по командеблока 1. Затем записывают нуль в первуюячейку проверяемого блока 5, по команде 50блока 1 включают...

Номер патента: 955205

Опубликовано: 30.08.1982

Авторы: Демченко, Марютин

МПК: G11C 17/00

Метки: блоков, памяти, постоянной, программирования, электрического

...для сигнала стробирования.устройство работает в двух режимах занесения информации и контроля.Режим занесения информации. По команде "Пуск" блок 1 (фиг. 1) выра- батывает командный сигнал, синхронный с тактовой частотой, поступайшей на вход 15 (фиг. 1 и фиг. 2). Первый командный сигнал не проходит на вход блока. 2 (фиг, 1), что соответствует сохранению исходного состояния. Код из блока 2 дешифруется и поступает на входы ключей 5 элемента И-ИЛИ 8 и датчика 11. Наличие сигнала на первом выходе блока 2 соответствует выбору соответствующего разряда блока б памяти. На входы элемента И-ИЛИ 8 поступают сигналы с выходов блока 9. Совпадение сигналов в элементе И-ИЛИ 8, поступающих с выходов блока 2 и блока 9, соответствует наличию...

Номер патента: 618798

Опубликовано: 05.08.1978

Авторы: Ваняшев, Колмыкова, Тищенко

МПК: G11C 29/00

Метки: блоков, накопителей, памяти, постоянной

...по сигналу Сдвиг информа"ция за 2".тактов выводится иэ регис- р)тров сдвига на входы счетчиков, которые устанавливаются при правильнойработе в одинаковые состояния, таккак при этом суммарное число единицпо всем. разрядам двоичных комбинаций,Образующих число, одинаковое,При этом схема 4 сравнения по пос-,тупившему сигналу опросф Фиксируетправильность считанного кода числа.В случае появления ошибки схема 4сравнения вырабатывает сигнал Сбой,Э)Рассмотрим, устройство для контролянакопителя информации, состоящее иэперестановок 5-разрядник двоичныхкомбинаций. Число комбинаций (элементу перестановок) при этом составляет 252 а 32, а разрядность кода числа (а)е32 х 5 160 = 2". ,Состав комбинаций следующий1-я комбинация 00000;2-я комбинация 00001...

Номер патента: 1437912

Опубликовано: 15.11.1988

Авторы: Антонин, Бабкин, Натензон, Станислав, Ярослав

МПК: G11C 7/20

Метки: блока, импульсного, памяти, питания, постоянной

...содержит эмиттерные повторители на транзисторах 23 и 24, диоды25 и 26, конденсатор 27 и резисторы28 и 29.На фиг.1-3 приняты следующие обозначения для сигналов: И, - напряже 45ние на конденсаторе 2;ИМОУ - сигнало готовности питания для блока 5;СЕк - сигнал запроса от процессора,напряжение питания дпя блока 5.Устройство работает следующимобразом.Напряжение с источника постоянногопитания подается через ограничитель551 тока на разряженный конденсатор 2.Цепь между блоками 3 и 5 при этомразомкнута, т.е. ключ 4, управляющий замыканием цепи между блоками 3 и 5, разомкнут, В результате происходит заряд конденсатора 2 до напряжения И(см.фиг,4), при котором срабатывает ключ 4, замыкающий цепь между блоками 3 и 5. Тем самым подается питание...

Номер патента: 682952

Опубликовано: 30.08.1979

Авторы: Гартаницкий, Ломанов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...а визуальным поразрядным сравнением состояний элементов индикации регистров числа определяется разряд числа контролируемого блока 4, в котором произошел сбой.При равенстве кодов чисел, считанных при обращении по первому адресу, после автоматической установки О регистров 13 и 16 числа последующими импульсами СИ 1 осуществляется контроль кодов чисел по другим адресам (кодам счетчиков тактов).При обращении к блоку 4 по последнему такту каждой программы с обмотки 8 дополнительного разряда снимается сигнал 1, передаваемый через усилитель воспроизведения 27 на вход О триггера 20, чем продолжается подготовка потенциального входа элемента И 21. Этот же сигнал 1 с усилителя 27 воспроизведения устанавливает в состояние 1 триггер 25, При этом вход...